一种采用CMOS0.18μm制造的带EBG结构小型化的片上天线

采用标准0.18μm CMOS工艺设计制造了一种带EBG(电磁带隙)结构的小型化片上天线。该片上天线由一根长1.6mm的偶极子天线以及一对一维的尺寸为240μm×340μmEBG结构构成。分别对该EBG结构以及片上天线的S11及S21进行了仿真和测试,结果表明该片上天线工作在20GHz,具有小型化的性能,同时具备三次谐波抑制的功能。     

0.18-μm CMOS工艺实现的毫米波宽带片上天线

本文论述了一个在0.18-μm CMOS低阻衬底（10 ?.cm）上实现的宽带毫米波片上贴片天线。天线的宽带特性是通过降低天线的Q值以及激励高阶辐射模式来实现的。本天线利用片上顶层金属做贴片,利用探针台做片外地平面构成贴片天线结构。片上的地平面通过片上PAD,探针和探针台实现了片上地平面到片外地平面的连接。仿真得到天线S11小于-10dB的区间为46GHz到95GHz,这与在40GHz到67GHz频段内的测试结果很好的吻合。Ansoft HFSS的仿真结果显示该天线在60GHz处有-5.55dBi的最大增益以及4%的辐射效率。和目前的技术发展水平比较,本天线得到了更宽的宽带特性。本天线结构可以满足宽带毫米波通信和毫米波成像的需求。     

一种双频的EBG结构天线

本文描述了一个高性能的在背面加载电磁带隙结构的双频共面贴片天线,天线工作频率分别为2．45GHz和5GHz,电磁带隙结构由一个3＊3的单元组成。本论文分别对共面天线,电磁带隙,和集成的天线做了阐述,尽管EBG结构比较小,但是在抑制背面辐射,提高天线增益方面获得了很好的效果。     

5GHz0．18μm CMOS功率放大器设计

文中介绍了一个基于TSMC 0．18μm CMOS工艺,可应用于802．11a无线局域网标准的功率放大器设计。该电路采用三级全差分结构,驱动级采用电阻并联负反馈网络来保证稳定性。在3．3V电源电压下,增益为16dB,输出1dB压缩点为17dBm,电路功耗为0．8 W,效率为18．1%。芯片面积为1．2mm×1．1 mm。     

基于EBG结构加载的二元天线阵列隔离度提升设计

本文利用加载平面EBG结构抑制表面波的方式提高了二元振子天线之间的隔离度。文中以X波段微带线馈电的印刷振子天线为例,分析了当两个振子组阵时,通过在天线馈线附近加载平面EBG结构,抑制了馈线的表面波传输,从而降低了单元天线间的能量传输,提升了天线间的隔离度。对加载EBG结构和未加载EBG结构的两元阵列天线进行仿真对比分析,结果表明两种天线辐射性能基本保持不变,而加载后的两元阵列在8GHz-9.2GHz频段隔离度得到了提升,验证了该方法的有效性。     

0．18μm 12GHz CMOS八分频电路设计

提出了一种基于高速锁存器的CMOS高速分频器结构，阐述了其工作速度，工作范围，前后级级联电路设计。采用典型的TSMC0．18μm／1．8V工艺模型，通过Agilent的ADS进行模拟验证，得到其最高工作速度为12GHz，工作范围为3～12GHz，在6～12GHz内，输入灵敏度不小于100mV，功耗小于28mw。     

10Gb／s0．18μm CMOS限幅放大器

采用SMIC0．18μm 1P6M混合信号CMOS工艺设计了10Gb／s限幅放大器。该放大器采用了带有级间反馈的三阶有源负反馈放大电路。在不使用无源电感的情况下,得到了足够的带宽以及频率响应平坦度。后仿真结果表明,该电路能够工作在10Gb／s速率上。小信号增益为46．25dB,-3dB带宽为9．16GHz,最小差分输入电压摆幅为10mV。在50Ω片外负载上输出的摆幅为760mV。该电路采用1．8V电源供电,功耗为183mW。核心面积500μm×250μm。     

一种基于0.18μm CMOS工艺的上电复位电路

介绍了一种采用0.18μm CMOS工艺制作的上电复位电路。为了满足低电源电压的设计要求,采用低阈值电压(约0V)NMOS管和设计的电路结构,获得了合适的复位电压点;利用反馈结构加速充电,提高了复位信号的陡峭度;利用施密特触发器,增加了电路的迟滞效果。电路全部采用MOS管设计,大大缩小了版图面积。该上电复位电路用于一种数模混合信号芯片,采用0.18μm CMOS工艺进行流片。芯片样品电路测试表明,该上电复位电路工作状态正常。     

基于一维EBG结构的圆波导高增益天线

提出了一种基于一维电磁带隙(EBG)结构覆层来提高圆波导天线增益的新方法,利用数值分析方法对EBG结构和基于EBG结构圆波导高增益天线的电磁特性进行了仿真研究,并将它们与传统圆波导天线进行了比较.仿真和实验结果表明,应用这种EBG覆层结构可以有效地实现辐射能量的聚集,从而提高天线的增益,降低了天线副瓣电平,有效地改善了天线的辐射特性.     

一种3.8 GHz 0.25μm CMOS低噪声放大器的设计

从优化电路结构出发,提出并设计了一种工作于3.8 GHz的低噪声放大器。与传统级联结构相比,该电路引入了级间匹配网络。级间匹配网络的实现,可以使整个电路的功率增益、噪声系数等关键性能指标得到改善。电路采用0.25μm RF CMOS工艺制作,用Hspice软件对电路进行了模拟。结果表明,该电路的正向功率增益为15.67 dB,NF为2.88 dB,IIP3为-0.21 dBm,功耗为25.79 mW。     

一种300 GHz CMOS高增益谐波混频器

基于TSMC 65 nm CMOS工艺,设计了一种工作在300 GHz的高增益、3阶谐波混频器。在谐波混频器中,提出将射频电感与接收天线设计为一体的新思路,不仅避免了二者之间的匹配,还减小了芯片尺寸。该谐波混频器包括片上天线、混频模块、IF放大器等。仿真结果表明,片上环形天线的谐振频率点在300 GHz附近,射频电感在300 GHz附近为21.9 pH,混频模块的转换增益为－5.4 dB,IF放大器的电压增益为23.5 dB,谐波混频器的最大转换增益为14.9 dB。当谐波混频器的转换增益大于0 dB时,输出频率带宽为0.05~12.47 GHz。     

0．8μm SOI CMOS技术及电路研制

SOI CMOS技术在一些特殊应用领域中有着体硅无法比拟的优势文中叙述采用SIMOX材料和0.8μm SOI CMOS工艺加固技术成功研制出抗辐射性能较好的器件和电路,并且给出了SOI CMOS器件的特性随辐照总剂量的变化关系,试验电路通过了总剂量500 Krad(Si)钴60γ射线辐照实验。     

一种0.18μm CMOS毫米波带通滤波器的设计

基于SMIC 0.18μm RF-CMOS工艺,设计了一种采用垂直地平面共面波导(VGPCPW)传输线的片上30 GHz带通滤波器。通过对传统CPW和VGP CPW两种不同结构传输线的理论研究,对比分析了两者的损耗、特征阻抗及隔离特性,建立了VGP CPW长度可扩展的传输线模型。使用特征阻抗为50Ω的低损耗VGP CPW传输线结构,结合VGP CPW长度可扩展模型与EM分析方法,设计了30 GHz带通滤波器。在片测试结果表明,该毫米波VGP CPW传输线滤波器模型仿真和电磁场仿真S参数曲线与测试结果比较吻合,可为毫米波集成电路滤波器设计提供借鉴。     

基于CMOS工艺毫米波宽带片上天线

设计了一种基于0.18μm互补金属氧化物半导体（Complementary Metal Oxide Semiconductor, CMOS）工艺的94GHz频段宽带片上天线。该天线采用改进的单极子天线形式,以实现较宽的阻抗带宽。天线馈电形式采用共面集成波导（CPW）馈电结构,该结构便于毫米波天线探针台测试系统测试。此外,通过采用全波仿真软件HFSS,对天线衬底尺寸对天线阻抗和辐射性能的影响进行对比分析。所设计的天线工作频带（|S11|≤-10dB）为74~117.6GHz,94GHz频点处的增益为1.35dBi。该天线具有工作频带宽、辐射性能好等特性,可实现天线与IC芯片的一体化片上集成,满足宽带无线通信系统或毫米波雷达系统高集成度、小型化的应用需要。     

一种基于0.25μm CMOS工艺的锁相环电路设计

锁相环在很多领域都得到了广泛应用。本文给出了一款全芯片集成锁相环电路设计,其工作输出频率范围在50M到150M之间,抖动在150ps以内,工作电压为2.5伏,该芯片采用了0.25μmCMOS工艺。本文主要阐述全芯片集成锁相环的设计方法,以及对各个参数的折衷设计考虑,最后给出了一些仿真结果和电路物理版图。     

基于0．6μm CMOST艺的单片集成有源电感设计

采用0．6μm CMOS工艺实现了一种CMOS工艺单片集成有源电感的设计，其电路原理图由2个N型场效应晶体管和2个P型场效应晶体管构成，电感值可受直流偏置控制，占用面积小。仿真结果表明，该有源电感电路的工作频率范围为1MHz-IGHz，600MHz频率处电感的Q值达到26，等效电感值为400nH。     

用于60GHz CMOS芯片测试的片上巴伦的设计

介绍了一种60GHz频段的测试用片上巴伦,采用调节中间抽头位置的方法来补偿巴伦的不平衡。仿真结果表明其幅度不平衡度为0.01dB,相位不平衡度为2°,损耗为1.1dB。并讨论了如何用二端口矢量网络分析仪来测试巴伦的小信号参数以及如何用巴伦来测试差分电路的差分S参数。     

基于0.25μm MS/RF CMOS工艺的光电单片集成接收机设计

设计了一种单片集成的光电接收机芯片.在同一衬底上制作了基于同一工艺的光电二极管与接收机电路,以消除混合集成引入的寄生影响.这种单片集成接收机采用了先进的深亚微米MS/RF(混合信号/射频)CMOS工艺,利用这种新型工艺提供的新技术对原有光电二极管进行了改进,使其部分性能显著改善,并对整个光电集成芯片性能的提高有所帮助.     

一种2.4GHz 0.35μm CMOS Gilbert下变频器

利用0.35μm CMOS工艺实现了一种用于低中频接收机的Gilbert型下变频器．其中,混频器的输出级采用折叠级联输出,射频信号、本振信号和中频信号的频率分别为2.452GHz,2.45GHz和2MHz．测试表明：在3.3V电源电压条件下,整个混频器电路消耗的电流约为4mA,转换增益超过6dB,输入1dB压缩点约为－11dBm．