FPGA中信号可靠性设计的方法研究

对FPGA程序设计中存在的信号抖动、相位差异以及在模块继承时不同时钟域引起的软件异常等可靠性设计问题,将目前常用的信号抖动抑制及判断方法进行了分析总结,提出了几种新的FPGA内部的信号处理方法;通过实验验证,这些方法对不同脉冲宽度、不同突发频率的随机干扰,能够进行有效抑制;通过合理降频、例化原语等方法优化软件设计,提高了FPGA输出信号的完整性和可靠性;在航天、航空和工业控制领域中,有效地解决了软件系统的可靠性问题,为建立可靠性高、运行稳定的软件系统创造了条件。     

基于LabVIEW和FPGA的慢光效应实验系统

利用CPO技术设计了在掺铒光纤中实现光速的连续可调的实验.实验系统中利用LabVIEW和FPGA设计的信号发生器对激光信号进行内调制,信号经过掺铒光纤由数据采集卡传递到上位机,利用LabVIEW进行分析和处理.该系统可以简化数据分析过程,实现人机交互,便于实时监测分析.     

基于FPGA与Matlab的数字正交解调器的设计

为有效提取测控系统输入信号的幅度和相位信息,设计了基于FPGA与Matlab的信号数参考文献6文献类型、文献出处、年份字正交解调器。在Matlab/Simulink环境中产生一路调幅信号,并在此环境下利用5个直接I型的4阶FIR滤波器节搭建了20阶FIR滤波器;利用FPGA查表法实现数控振荡器(NCO),并控制1路调幅信号与正交的正、余弦信号分别进行数字混频处理;对经FPGA数字混频处理后的两路倍频分量和基频分量信号进行滤波处理,经处理后的信号在FPGA的控制下进行相加处理。最后在硬件平台上进行了仿真测试实验,验证了该方案的正确性和可行性。     

Rb~(87)原子钟锁频精度的优化

在原子钟系统研究中,激光频率的微小变化会导致CPT共振信号幅值的大幅度减小。根据饱和吸收稳频原理,设计了一种比例积分锁频电路,通过对激光器频率调制后的解调曲线进行判断,在FPGA中进行处理并通过PI控制模块及时反馈回激光器中。实验结果表明,运用此电路后闭环锁定100 ms内激光频率的相对起伏为390kHz,频率稳定度为1.307 09×10~(-10),满足当前原子钟稳定性的要求。     

自适应滤波器的设计与制作

自适应滤波器是一种能够根据噪声特性实时修改自身参数,从而达到最佳滤波效果的滤波器,目前广泛应用于数字信号处理的各个领域。设计了一款完整的自适应滤波器展示装置,首先使用加法器和移相器电路对原始信号进行加噪处理,将加噪后的信号和原始噪声经过模数(AD)转换后输入FPGA,并在FPGA平台上构建了基于最小均方误差(LMS)算法自适应滤波器,最后将滤波器输出的信号经过数模(DA)转换后在示波器上进行观察。实验结果表明,该自适应滤波方案能在1-200KHz的频带范围内有效地滤除与原始信号频率差大于10Hz的正弦波、三角波和高斯噪声等噪声信号。     

一种用于高场MRI的多源射频发射机

介绍了高场磁共振成像（MRI）多源发射技术的原理,提出了一种用于高场MRI系统的多源射频信号发射机.它能并行输出多路频率、相位、幅度,可快速独立调节的射频脉冲信号.该射频发射机的实现基于单片现场可编程门阵列（FPGA）和多通道数模转换器（DAC）芯片,FPGA读取预存于双端口随机存取存储器（RAM）中的射频信号参数,并利用读取的参数分别实现每路信号的直接数字频率合成（DDS）和信号调制等核心功能,获得多路数字射频信号;FPGA输出的数字信号经过高性能DAC转化为模拟信号,即所需要的射频信号.该射频发射机在设计中大量采用软件无线电技术,即利用Xilinx提供的IP核实现DDS和信号调制等主要功能,具有集成度高、体积小、灵活度高的优点,同时,该设计可以大大缩短开发时间,有效降低实现的难度和成本,为高场MRI谱仪的多源射频发射机的设计研制提供了一种低成本、高效、高性价比的方案.     

光通信数字接收中位同步信号的智能提取

在光通信数字接收机中,为了达到系统的位同步,结合数字锁相环的基本原理,采用现场可编程技术,设计了位同步信号的时序逻辑电路,并用FPGA芯片实现了整个位同步电路.通过单片机实时控制FPGA,进行频带宽度和中心频率的实时调节,实现了位同步信号的智能提取.仿真分析和实际测试表明,该系统具有实时跟踪,提取快速且稳定,抗干扰能力强,升级方便等特点.     

基于FPGA的核磁共振数字化发射机

提出了一种基于FPGA的核磁共振数字化正交发射机的设计技术.利用FPGA内嵌块RAM以及丰富的逻辑资源,并基于ARM7等嵌入式通讯系统完成发射机的高速调制,可以灵活地实现脉冲的频率、相位以及幅度等的调制,精确地控制脉冲的间隔时间.同时FPGA对两片DDS芯片的同步控制还可以实现正交射频信号的发射.     

基于FPGA的激光雷达高速数据采集系统设计

为了对激光雷达的回波信号进行采集,设计了一款基于FPGA的高速数据采集、预处理系统.该系统以FPGA内嵌DRAM作为存储器,以同步有限状态机作为控制方式,可在1 kHz的外触发信号激励下,以20 MHz的采集频率采集数据,并可在不丢失脉冲的情况下,对采集到的4 096个数据点进行5 000次以上的对应点累加平均(滤除背景噪音).设计完成的数据采集系统已应用于一台米散射激光雷达系统中,达到了30 km探测距离、7.5 m时空分辨率的设计要求.     

基于FPGA的激光雷达高速数据采集系统设计

为了对激光雷达的回波信号进行采集,设计了一款基于FPGA的高速数据采集、预处理系统.该系统以FPGA内嵌DRAM作为存储器,以同步有限状态机作为控制方式,可在1kHz的外触发信号激励下,以20MHz的采集频率采集数据,并可在不丢失脉冲的情况下,对采集到的4 096个数据点进行5 000次以上的对应点累加平均(滤除背景噪音).设计完成的数据采集系统已应用于一台米散射激光雷达系统中,达到了30km探测距离、7.5m时空分辨率的设计要求.     

一种光栅信号细分算法的FPGA实现

 提出了一种基于FPGA的光栅位移传感器信号细分处理技术,采用CORDIC（坐标旋转数字计算机）解算相位,同时结合单准确度浮点运算,将辩向、粗码计数、相位解算、粗码精码浮点运算集成于单片FPGA实现,保证了细分的准确度、细分数据的有效计算准确度及信号处理的速度.设计中采用Altera公司的Cyclone II_EP2C20F484C8型芯片进行验证,对20 μm栅距的光栅尺信号进行细分处理,实验结果证实了该方法的正确性和可行性.     

基于二维细分技术的时栅信号处理系统设计

为了提高时栅位移传感器的动态性能及测量精度,提出了一种基于FPGA和二维细分技术的时栅位移传感器信号处理系统。利用二维细分技术对插补脉冲进行倍频处理,降低了对插补脉冲频率的要求,通过倍频后的高频脉冲插补时栅感应信号和参考信号之间的相位差完成了时栅角位移的测量,提高测量精度。该系统在FPGA内基于NiosII软核完成数据的采集和处理,简化了系统,并加入自定义指令提高了数据处理效率。实验表明,采用该系统后,时栅位移传感器在960MHz插补脉冲下测量误差峰峰值为±1.3″,实现了时栅的高精度角位移测量。     

惯导输出模拟器设计

针对惯导组件产品测试中多种信号的输出,设计一种基于FPGA惯导组件输出模拟系统。以FPGA芯片为核心,在Quartus II软件开发平台上使用Verilog语言进行编程然后生成原理图,设计DDS(Direct Digital Synthesizer)信号发生器来输出48路脉冲信号,实现对4个惯导组件输出的48路脉冲信号模拟。在FPGA中采用Verilog硬件描述语言编写8串口发送代码生成原理图,实现对8个惯导组件输出8路串口数据的模拟。通过人机交互界面的按键和液晶对脉冲输出和串口发送的参数进行调节,实现脉冲输出和串口发送的设定。利用DDS技术设计48路脉冲较其他方法精度更高,利用FPGA的并行运算特点实现8路串口数据的并行发送。设计降低了各种测试信号连接时的复杂度,提高了测试信号的稳定度和惯导组件标定的效率。     

双弹光调制广义偏振测量的数字锁相数据处理研究

针对高精度、快速实时的偏振测量需求,提出了一种双弹光差频调制的偏振参量测量方法。对偏振测量原理进行了详细分析,针对双弹光调制器工作控制及信号解调需求,设计了基于数字可编程逻辑门阵列(FPGA)的多通道数字锁相数据处理方案。FPGA提供一定频率占空比的脉冲宽度调制波(PWM),经高压谐振电路输出正弦高压驱动弹光调制器工作,与此同时,探测器探测到的调制光信号经模数转换器(ADC)采集后进入FPGA中。FPGA提供本地参考信号完成多个频率信号的同时解调,进而单次测量便可得到4个斯托克斯分量。搭建了实验系统进行了实验验证,利用旋转1/4波片法建立了偏振产生装置,实现了对线偏振光、圆偏振光、椭圆偏振光的测量。实验结果表明,系统测量的相对误差小于0.8%,重复性标准差小于0.2%,单次测量时间小于200ms,实现了高精度、重复性好、实时的偏振测量。     

基于GPS的多路时码时统系统设计

时统系统是各种光电设备、导航系统上必备的高精度电子设备。针对天文导航和惯性导航设备对时统信息的需求,设计了一种多路串行时码输出的时统系统,阐述了设计方案及软硬件实现流程。基于FPGA实现了多路串口通信,可方便扩展更多路串口,通过DSP控制串口工作方式及GPS信息处理,可适用多数GPS接收机,处理系统输出格式。实验证明该设计功能齐全、可靠性高、易于调试,适用于为导航设备提供时间信号和频率信号以实现整个设备的时间和频率统一。     

强流质子RFQ加速器高频数字低电平控制系统

强流质子RFQ加速器加速场的频率为352.2 MHz,加速场幅度和相位的精度分别要求控制在±1%和±1°的范围,为了达到这一要求,设计了一套数字低电平控制系统,该系统包括加速场的幅度和相位控制、腔体的谐振频率控制和高功率射频连锁保护3个部分。腔体采样信号的下变频及反馈激励信号的上变频由模拟器件来完成。幅相实时反馈处理过程采用数字I/Q解调的方法,在1块stratixⅡ的FPGA板上实现,板上另有3块DSP用于通信和协助FPGA进行数据处理。系统完成后与RFQ加速器进行联机调试,测试结果基本满足控制精度的要求。     

基于现场可编程门阵列技术的混沌数字通信系统——设计与实现

提出了基于IEEE-754标准和现场可编程门阵列(FPGA)技术的混沌数字通信系统的通用设计与硬件实现的一种新方法,实现了混沌加密体制与传统密码体制的结合.根据Euler算法,对连续混沌系统作离散化处理,通过FPGA硬件设计混沌离散系统,使其产生作为密钥的混沌数字序列,其中加密算法采用置乱扩展技术,并对算法进行了分析.设计驱动响应式同步保密通信系统,构建包含信号在内的闭环,实现发送端与接收端离散混沌系统的同步.以网格蔡氏混沌系统为例,对该保密通信系统进行了FPGA硬件实验,给出了技术实现过程、算法流程、硬 关键词： 网格多涡卷蔡氏电路 置乱扩展矩阵 现场可编程门阵列技术 混沌数字通信系统     

直接中频采样PCM／FM数字接收机的设计与实现

近年来，随着软件无线电技术，数字信号处理技术以及大规模可编程器件、高速ADC芯片的长足发展和进步，数字接收机设计已成为接收机技术的发展方向。理想软件无线电技术要求对射频信号进行直接采样，而将尽可能多的通信功能用软件加以实现，但目前的技术要实现这一目标还存在不小的困难，一种比较切实的方案是对中频信号进行采样，而将信号的解调、解扩、均衡、判决等处理任务用DSP或FPGA加以实现，从而构成直接中频采样的数字接收机。     

基于直接数字合成技术超声电源控制器的研究

功率超声技术在国民经济各部门的日益广泛应用,越来越需要一种通用型智能化大功率超声电源。控制器是大功率超声电源的核心,它应具有根据大功率超声应用的具体情况自动跟踪振动系统的谐振频率和进行功率大小自动控制的功能。本文以现场可编程门阵列器件(FPGA)作为控制器核心,采用直接数字频率合成技术控制信号输出频率,用改变输出信号占空比的方式实现功率调整,用振动系统的电流和电压相位差信息自动跟踪频率。仿真结果表明,该控制器不仅对信号频率稳定性高,便于功率调整,而且易于实现频率自动跟踪。     

智能建筑通信平台集约系统研究——制冷设备信号的底层通信

文中为智能建筑设计了一个通信网络系统,以实现建筑物内的低温信号采集处理和信息交换。在已有硬件设施基础上,利用基于FPGA的SOC设计技术,通过需求分析、算法设计,再到硬件开发、系统集成,实现对低温信号的处理完善,使之从系统的底层开始,为动平衡过程的所有信息交互提供服务。该系统可以满足BACNet标准和LONMARK标准,为智能建筑自控提供一套有效的信息处理模式。