共查询到20条相似文献,搜索用时 125 毫秒
1.
2.
在电子线路版图设计中,通常采用印刷线路板技术。如果结合厚膜工艺技术,可以实现元器件数目繁多,电路连接复杂,且安装空间狭小的电路版图设计。通过对3种不同电路版图设计方案的理论分析,确定了惟一能满足要求的设计方案。基于外形尺寸的要求,综合考虑电路的性能和元件的封装形式,通过合理的电路分割和布局设计,验证了设计方案的合理性和可实现性。体现了厚膜工艺技术在电路版图设计中强大的优越性,使一个按常规的方法无法实现的电路版图设计问题迎刃而解。 相似文献
4.
6.
厚膜成膜工艺中膜厚对成膜质量有重大的影响,本文探讨了膜厚的意义,影响膜厚的工艺因素及在实际工作中采取的控制措施。 相似文献
7.
8.
9.
10.
11.
结合厚膜多层混合电路的特点,针对EEsystem存在的缺少SMT元件库、自动布线网格太大、无埋孔等缺点对其做了改进,使之适合于厚膜多层混合电路设计。 相似文献
12.
设计了一种1.8~3.3 V的自偏置LDO电路,无需外加基准电路,且具有良好的负载调整率和工艺兼容性。该电路采用无需双极型晶体管的基准电路,并且在负载电压和负载电流之间采用电流倍增电路进行隔离,减小了负载电流瞬变造成低压差线性稳压器(LDO)输出电压的变化,提高了LDO的瞬态精度。在关键器件部分采用匹配结构,以减小工艺误差对电路性能造成的影响。基于0.18μm SOI CMOS工艺,用Hspice软件进行电路仿真,用Cadence软件进行版图验证。仿真结果表明,MOS基准电路产生的基准电压温漂为5.6×10-5,LDO的最大负载电流为100 mA,负载电流瞬变的响应时间小于1.5μs,负载调整率为0.3%,整体电路的静态电流为88μA,芯片尺寸为650μm×1 200μm。 相似文献
13.
14.
15.
16.
基于130 nm部分耗尽绝缘体上硅(SOI) CMOS工艺,设计并开发了一款标准单元库.研究了单粒子效应并对标准单元库中存储单元电路进行了抗单粒子辐射的加固设计.提出了一种基于三模冗余(TMR)的改进的抗辐射加固技术,可以同时验证非加固与加固单元的翻转情况并定位翻转单元位置.对双互锁存储单元(DICE)加固、非加固存储单元电路进行了性能及抗辐射能力的测试对比.测试结果显示,应用DICE加固的存储单元电路在99.8 MeV ·cm2 ·mg_1的线性能量转移(LET)阈值下未发生翻转,非加固存储单元电路在37.6 MeV·cm2·mg_1和99.8 MeV·cm2·mg_1两个LET阈值下测试均发生了翻转,试验中两个版本的基本单元均未发生闩锁.结果证明,基于SOI CMOS工艺的抗辐射加固设计(RHBD)可以显著提升存储单元电路的抗单粒子翻转能力. 相似文献
17.
基于PowerPoint的电路多媒体课件制作 总被引:1,自引:0,他引:1
在课程改革、精品课程建设的大力推动下,多媒体教学手段得到广泛应用。文章结合电路课程的教学实践,分析了多媒体课堂教学中存在的一些共性问题,并通过课程实例说明了课件的制作过程,详细介绍了在教学内容编排、版面布局、幻灯片切换及动画安排中所采用的一些方法。结果表明,精心制作的多媒体教学课件播放流畅,幻灯片切换痕迹小,教学效果和教学质量提高显著。 相似文献
18.
为深入研究微纳米环境中物体的受力与运动状态,实现微纳米环境下的位置感知与位移操作,建立纳米尺度下位移、力检测的理论方法,研制了一种基于厚膜陶瓷电容的微位移传感器。通过采用厚膜混合集成工艺将信号处理电路与厚膜电容芯片一体化集成,即用厚膜电路替代PCB电路板,以达到降低由于温度效应和寄生电容等导致的非线性误差,提高传感器的分辨率和稳定性的效果。传感器性能标定实验结果表明,0~1 000nm量程范围内位移检测分辨率优于2nm,传感器稳定性得到显著提高,能够用于检测纳米级微小位移变化量。此外,还从材料物理属性和电路优化设计等方面分析了一体化集成的厚膜电路相对于PCB电路板的优越性。 相似文献
19.
20.
基于Protel DXP的电路仿真设计 总被引:6,自引:0,他引:6
Protel DXP是集所有设计工具于一身的电子设计自动化(EDA)软件.文中运用其内嵌的仿真器叙述了分压式偏置电路放大器的仿真设计过程,设计过程简单、方便.在电子线路理论教学过程中引入电路设计仿真环节在不同情况下对电路进行实时分析,不仅可以提高学生的学习兴趣,而且能够在较短时间内加深学生对理论知识的理解;在工程设计过程中利用仿真工具对电路进行即时测试,可以缩短设计周期,提高设计效率. 相似文献