共查询到18条相似文献,搜索用时 76 毫秒
1.
在美军标和国军标中芯片(电容)剪切强度都是判定芯片(电容)可靠性的重要方法之一,但对于不同形貌和组装方式的芯片(电容)两书都没有给出具体的剪切操作方式;本文通过一系列的试验,完整地论述了剪切叠层贴装电容的正确方法。用数据和图示详细的描述了对叠层贴装电容进行剪切时的着力点和剪切结果。对厚膜混合集成电路的生产厂家具有实际的指导作用。 相似文献
2.
用溶胶-凝胶法制备出锆钛酸铅(PZT)粉体,与流延胶以一定配比混合后流延成型,坯膜于1 100℃高温烧结2h得到PZT厚膜.利用XRD和SEM研究其组织结构,同时测试其相关电性能.结果表明,以10 mL流延胶中加入120 g PZT粉的配比进行流延较合适;得到厚度约为200 μm的钙钛矿结构压电厚膜无裂纹、晶粒尺寸小且分布均匀,其压电常数d33为109 pC/N.在1 kHz测试频率下,其介电常数为179,介电损耗为0.4. 相似文献
3.
在Pt/Ti/SiO2/Si基片上,利用电泳沉积制备PZT热释电厚膜材料.为防止Pb和Si互扩散,在Pt底电极与SiO2/Si衬底间通过直流磁控溅射制备了TiOx薄膜阻挡层.对具有0、300 nm和500 nm TiOx阻挡层的PZT厚膜材料用SEM和能量色散谱仪(EDS)表征了Pb和Si互扩散情况,用动态热释电系数测量仪测试了热释电系数.结果表明,当TiOx阻挡层为500 nm时,可阻挡Pb和Si互扩散,热释电性能最好.热释电系数p=1.5×10-8 C·cm-2·K-1,相对介电常数εr=170,损耗角正切tanδ=0.02,探测度优值因子Fd=1.05×10-5pa-0.5. 相似文献
4.
低成本厚膜PTC热敏电阻浆料制备 总被引:1,自引:0,他引:1
本文在传统厚膜PTC(posirive temperature coeficient)热敏电阻浆料制备技术的基础上,改进了功能相的制备方法,大大降低产品成本,用该电阻浆料制备的厚膜热敏电阻在室温下具有较低的方阻,其阻-温特性呈线性。 相似文献
5.
6.
7.
8.
9.
10.
采用0-3复合法,在Pt/Ti/SiO2/Si衬底上成功制备了单层厚度0.9μm,总厚度10μm,并且无裂纹的Pb(Zr0.53,Ti0.47)O3铁电薄膜.溶液中粉体的存在减小了加热时的体积收缩,降低了制备过程中膜内部产生的应力,从而使得单层厚度可达0.9μm,防止了薄膜开裂.X射线衍射分析表明薄膜为单一钙钛矿相结构且结晶状态良好,采用已烧结的粉末时,薄膜呈〈110〉取向;扫描电子显微镜分析表明,薄膜表面无裂纹;介电性能测试结果显示,其相对介电常数可高达1150.为了研究粉末的状态和薄膜取向之间的关系,将未经烧结的未结晶的PZT粉末加入前驱溶液中,在相同的制备条件下,可得沿〈100〉晶向强烈取向的PZT薄膜. 相似文献
11.
采用共沉淀法,利用Pb(Ac)2.3H2O、ZrOCl2.8H2O、TiCl4为原料,以浓氨水为沉淀剂,聚乙二醇(PEG)为表面活性剂,正丁醇为助溶剂。经实验确定的最佳工艺条件是:反应物浓度为1 mol/L,反应物配比为r[Pb(Ac)2]:r[ZrOCl2]:r[TiCl4]:r[NH3.H2O]=2:1.04:1:12,盐酸浓度为0.04~0.08 mol/L,PEG浓度为0.004~0.006 mol/L,反应温度为常温,反应时间为1~2 h。能够制备出粒度均匀、分散性好的纳米PZT超细粉体,粒径为10~30 nm。650℃煅烧保温2 h,已完全合成为单一晶型钙钛矿PZT固溶体。1 150℃烧结保温2 h,然后对此压电陶瓷的相对介电常数3Tε3/0ε、介电损耗tanδ、压电应变常数d33、机电耦合系数kp、机械品质因数Qm、体积密度ρ、居里温度TC等主要性能进行了测试;对显微结构及相组成进行了分析,实验数据表明可得到一种综合性能优良的压电材料。 相似文献
12.
多孔PZT的制备与性能研究 总被引:1,自引:0,他引:1
用传统造孔剂燃烧工艺(BURPS)法,以碳化淀粉造粒后为造孔剂,制备了不同孔率的锆钛酸铅(PZT)陶瓷,研究了孔隙率随造孔剂量变化规律,并对其介电性能和压电性能与孔隙率的关系进行了讨论.随着孔隙率的增加,材料介电常数降低和压电系数(d33)均减小,而材料的静水压压电系数、静水压电压常数 (gh)、静水品质因数均增加.结合其微观结构初步讨论了产生影响的原因,并讨论了多孔PZT做水下超声应用的可行性. 相似文献
13.
水热合成PZT热电体陶瓷材料烧结性的研究 总被引:6,自引:0,他引:6
本文对水热合成PZT热电体陶瓷的烧结性进行了研究。结果表明:烧成温度为1160℃左右,比用传统的固相合成法烧成温度低60℃,在烧结过程中,Pbo的挥发速度比用固相法小得多。 相似文献
14.
15.
16.
PZT薄膜电滞回线测试的数值补偿研究 总被引:2,自引:0,他引:2
通过Sawyer-Tower测试电路研究了铁电薄膜的电滞回线,发现薄膜漏电阻以及示波器输入电阻和电容的影响可能会使所测量的电滞回线发生形状扭曲或者使测量结果出现较大偏差,通过数值补偿方法重建了电荷平衡方程,并编制了相应的软件补偿程序。通过对溶胶-凝胶制备的PZT铁电薄膜的电滞回线测试表明,运用该数值补偿方法可以有效补偿薄膜漏电阻以及示波器输入电阻和电容对测试结果的影响,满足PZT铁电薄膜制备技术以及微机电系统中器件设计对薄膜性能测试的要求。 相似文献
17.
研究了锆钛酸铅(PZT)薄膜的深槽反应离子刻蚀(DRIE)技术。首先,对比了3种工艺气氛条件下(SF6/Ar、CF4/Ar和CHF3/Ar)刻蚀PZT的效果。实验结果表明,3种工艺气氛下,刻蚀速率都随功率的增加而增加。相同功率下,SF6/Ar的刻蚀速率最高;而CHF3/Ar刻蚀PZT的图形形貌最好,对光刻胶的选择比也最好。最后得出了优化的工艺条件为采用CHF3/Ar,射频(RF)功率为160 W,气体流量比为3∶4(CHF3∶Ar=30 cm3/min:40 cm3/min)时,PZT薄膜的刻蚀速率为9 nm/min,光刻胶的选择比为7。 相似文献