基于NIOS II处理器的USB双向数据传输系统

介绍了一种双向数据传输系统设计方案和实现方法,采用USB2.0接口芯片CY7C68013A与FPGA相结合构建硬件系统,FPGA内嵌NIOS II软核处理器负责数据处理;系统通过USB接口向上传输数据到上位机,结合基于VC++开发的数据传输控制软件平台,发送控制命令及数据到硬件系统端,从而实现USB接口的双向数据传输功能;详细描述了系统的硬件电路设计和软件实现过程,实验证明该系统具有高速、便携、通用性强的特点,系统数据最高传输速度达到33 MB/s,且工作稳定可靠。     

基于Linux的FPGA+ARM高速数据采集系统设计

对于高速A/D的采集,采用I/O读取方式, ARM9最大能够采集500KSPS的A/D,因此ARM不能实现对更高速度数据读取;为达到更高速,提出了FPGA+ARM的双核架构的高速数据采集的方法,FPGA能够采集2MSPS的A/D,并采用ARM的DMA完成与FPGA的FIFO通信,以及使用Linux的内存映射技术来提高应用层与内核层数据传输效率,完成数据采集。该系统设计了FPGA+ARM接口电路,开发了Linux下的DMA驱动程序。经试验测试,系统具有高速采集的性能。     

基于FPGA视频合成系统设计与实现

为实现将输入的六路BT656视频无失真地合并成一路BT1120视频输出,采用将FPGA技术和视频合成系统相结合的设计方法,用verilog语言设计完成有效视频数据的抽取、SRAM乒乓操作以及FPGA对于视频的拼接处理方法。该系统由视频输入解码模块、存储模块、输出解码模块、i2c模块以及时钟管理模块组成。经算法仿真和逻辑综合,该设计可以实现视频合成的基本功能,满足视频监控系统的实时性要求.综合结果表明该设计占用FPGA片上逻辑资源少,系统运行频率高。     

基于FPGA和有限状态机的守时系统设计

通过对现阶段守时系统实际应用情况和技术特点的分析,提出了一种新的守时系统设计方案,设计了一个基于FPGA和有限状态机的守时系统;采用恒温晶振组成本地时钟,与GPS/北斗时钟源共同作为系统的输入信号,利用FPGA设计守时系统的基本电路和有限状态机,并对调频调相部分和外部D/A转换电路进行控制,实现本地时钟与时钟源完全同频同相输出,从而快速获得高精度的时间基准,并能在GPS/北斗失锁后对时钟源信号进行保持,实现通信系统的时间同步。     

基于LabVIEW FPGA的三相锁相环设计与实现

针对传统FPGA模式开发的锁相环在实时人机交互方面的不足,设计了基于LabVIEW FPGA技术的三相锁相环;方案以sbRIO-9631模块为硬件平台,利用LabVIEW编程控制FPGA逻辑,在FPGA中分三级流水线实现了基于dq变换的锁相环算法,并通过FIFO实时上传采集信号、锁定相位至PC机,最后在PC机上实现对锁相环性能分析、PI参数调控和数据显示;经过实验,该锁相环具有较高的精度,锁相时间约为两个周期,锁相误差约为0.03 rad,通过PC机可实时调节锁相性能。     

基于FPGA的电容式编码器数据采集系统设计与实现

为了精确地获取电容式编码器输出信号中所携带的位置信息,文章设计了一套基于现场可编程门阵列(FPGA)的电容式编码器数据采集系统;文中介绍了带通滤波器、同步正交解调、低通滤波器和Cordic等系统模块,并详细分析了系统的稳定性和误差;实验结果表明,在转速度为800 rpm时,角度分辨率可达到0.192度,在一个周期内最大误差0.002 8度,平均误差0.000 8度,静止抖动0.007 26度,统能够实时的获取转子的位置信息,同时具有较好的精度和稳定性。     

基于FPGA的相控超声发射系统设计与实现

设计了一种以FPGA为核心的相控超声发射系统,对该系统工作原理及相控聚焦方法进行了研究;设计了一种二维相控阵列,并进行了阵列定点聚焦延时仿真;最后运用该系统实现了对相控阵列的高精度聚焦延时控制,并经过DA转换、电压及功率放大,产生了幅值及波形可控的激励信号,测试了该系统对实际目标的定位精度;实验结果显示对实际目标定位偏差在3%左右,该超声相控发射系统可实现相控聚焦发射,延时控制精度高,可靠性好。     

基于FPGA和SSPC的智能配电系统设计与实现

航天及航空领域智能配电技术发展迅速。配电系统是航天及航空飞行器的重要分系统,其性能的优劣直接影响到飞行任务的成败,为了提高配电系统的可靠性和灵活性,提出了基于FPGA和SSPC的智能配电系统设计,从航天及航空飞行器智能配电技术的发展现状出发,具体阐述了该系统总体方案的设计思路及关键技术,同时分析了采用FPGA、SSPC和总线通信带来的控制灵活、易于实现故障隔离和系统重构、可靠性高以及系统重量轻等诸多优点。该系统已开展了相关的试验验证,试验结果表明该系统稳定可靠,具有广泛的应用前景。     

基于OMP算法的图像重构研究与FPGA实现

针对高分辨率的图像在采集过程中存在数据量较大的问题,提出了一种基于正交匹配追踪(OMP)算法的图像重构方法,设计了OMP算法的硬件结构,并在FPGA平台上进行了仿真验证;首先,研究了压缩感知算法的基本原理;然后,分别基于匹配追踪算法(MP)和正交匹配追踪算法实现了图像的重构;最后,通过仿真对比分析了这两种方法的图像重构结果,OMP算法误差在10-15量级,明显优于MP算法的10-3误差量级,并且OMP算法的迭代收敛性也优于MP算法。     

基于FPGA的高速光幕同步系统设计与实现

常规光幕实现发射器和接收器双方信号的同步需要专用同步电缆来完成。针对这一缺点,提出了一种新的高速光幕同步方法,即在发射器的每个循环周期的第一通道发射光脉冲之前增加一个作为帧同步码的光脉冲段,接收端通过判断帧同步码的方式实现收发信号同步,这样便不再需要专用同步电缆,有效地节省了光幕同步系统成本。进一步地,采用新提出的高速光幕同步方法,基于FPGA技术,设计并实现了高速光幕同步系统的总体方案,硬件制作了可应用于高速运动物体的实时到位检测的高速光幕检测装置。实际工程应用表明,采用此方法的高速光幕检测装置,成本低,工作稳定可靠,捕捉与同步性能优良。     

基于FPGA的千兆以太网光纤转换器的设计

根据实际高清晰度LED大屏幕显示器远距离的传输需求,为了解决千兆以太网5类非屏蔽双绞线最长100米传输距离的瓶颈问题,选用了传输距离较远的光纤取代原有的5类非屏蔽双绞线。出于成本考虑,不改变原有发送与接收系统结构,设计了一种千兆以太网光纤转换器,通过基于FPGA的光纤端和千兆以太网端数据格式的转换及控制模块的设计,实现了以太网双绞线和光纤两种介质间的相互转换。将该转换器应用于高清晰度LED显示屏的实时数字视频传输系统中,取得了良好的效果,实现了远达10千米的实时数字视频传输,满足了未来一段时期内用户的需求,达到了设计的预期目标。     

基于FPGA和CAN控制器软核的CAN总线发送系统的设计与实现

基于FPGA嵌入式片上可编程技术,采用现有的CAN总线控制器软核模块,设计了软核控制程序,将由CAN控制器软核及其控制程序组成的CAN发送软件嵌入在FPGA内部,开发了CAN总线通信系统,实现了对CAN总线数字量的发送。经过软件仿真验证、静态时序分析和硬件系统测试,仿真和测试结果表明,该系统设计合理,方案可行,时序正确,功能、性能满足要求。系统将硬件软件化,有效的减少了外围芯片的数量,降低了系统的体积和功耗,提高了产品的集成度、通用性和可靠性,具有良好的实用价值和推广前景。     

基于FPGA和ADS8638的数据采集系统的设计与实现

为了解决常用数据采集产品体积较大的问题,选用一种体积小,转换速度快的多通道AD转换芯片ADS8638,设计了FPGA与芯片间的接口电路,并采用verilog语言编写了控制程序,以控制ADS8638芯片对各通道输入的模拟量进行AD转换。通过软件仿真验证、静态时序分析,仿真和分析结果表明,该软件功能、性能、时序正确。最后,将软件经过综合、布局布线后下载到ACTEL FPGA芯片中进行硬件系统测试,测试结果表明,本技术方案设计合理,功能可靠,降低了常用数据采集系统的体积和功耗,具有良好的实用价值。     

基于FPGA小型化谱仪控制台的设计

针对核磁共振波谱仪中控制台的功能需求,考虑到仪器小型化的趋势,提出了基于FPGA和ARM的小型化控制台设计方案. 该方案具有体积小、处理速度快、控制精准、开发周期短和成本低等特点. 该文着重介绍了FPGA在系统中的功能实现,包括命令字接收、参数配置、脉冲发射和数据采样模块. ARM嵌入式模块实现控制台与上位机的以太网通信,以及和FPGA的高速并行总线通信,使控制台内部运行不受网络状况的干扰. 最后针对该设计方案提出几点改进建议.     

基于FPGA的IRIG-B编解码设计与实现

随着系统间时间同步要求的提高,IRIG-B码被越来越多的应用于系统间的时统模块中;针对传统的单片机及专用芯片实现方法已经不能满足产品的可靠性和可移植性的问题,对基于FPGA的IRIG-B编解码设计和实现方法进行了研究;提出了一种将BCD码和二进制码之间相互转换的迭代算法;结合FPGA设计方法对IRIG-B编码和解码方法进行了研究;通过对实验方法进行仿真,结果表明该方法能够正确有效的对时间信息进行IRIG-B格式的解码和编码,并且FPGA内部的实现形式可以大大减少外部芯片及电路的使用,从而大幅提升产品的可靠性和可移植性。     

基于FPGA的四轴飞行控制器的硬件系统设计

为提高四轴飞行器的数据采集与数据处理能力,降低四轴飞行器的功耗,研制了一种基于FPGA的四轴飞行控制器。飞行控制器以NIOS II处理器为控制核心,结合嵌入的SPI、I2C、UART等IP核实现了数据的实时采集与快速处理,并提出并行处理PPM解码和编码、超声波检测与控制、蜂鸣器控制的设计方案,利用VerilogHDL语言在FPGA上设计了这些并行处理功能模块,这些功能模块通过PIO核与NIOS II处理器连接,能够自主完成所规定的处理功能。经过多次飞行测试,四轴飞行器能够稳定的起飞和降落,快速的飞行,转弯,上升和下降,也能够避开障碍物,验证了四轴飞行控制器功能稳定,功耗较低,已达到设计的要求。     

基于NiosII的光纤捷联惯导系统数据采集模块设计

针对光纤捷联惯导系统中采用传统技术的导航计算机需重复设计且效率低的现状,提出了一种基于Nios II的光纤捷联惯导数据采集及预处理实现方案;运用verilog HDL语言完成了对光纤捷联惯导系统中挠性加速度计和光纤陀螺仪的数据采集功能IP核设计,采用SOPC(可编程片上系统)技术定制了Nios II软核处理器,并实现16阶FIR低通滤波器的设计;通过对捷联惯导系统的静态采集实验,验证了数据采集功能IP核的准确性和FIR低通滤波器滤除部分噪声的有效性。     

基于FPGA的高速CVQKD系统方案

高速的安全量子密钥传输对于实际应用有很大的意义,本文从提高密钥分发的速率为出发点,提出一种基于FPGA的高速连续变量量子密钥分发的解决方案。从而有望使安全密钥分发的速率在长距离传输下达到Mbps数量级。     

基于FPGA的多通道串口数据采集与传输设计

针对多通道串口数据的采集与传输现实需要,提出了一种基于FPGA的多通道串口数据采集方案。通过对多路串口数据的同时采集、缓冲及打包的数据流处理思想,采用FPAG+多串口+USB的硬件框架及总线不同速率的传输算法,实现了多路串口数据的采集与传输。为了验证设计的有效性,设计了6路串口同时传输的试验方案,最终通过试验满足预期要求,达到多路串口同时采集及传输的目的。