一种高速背板用高密度数据传输连接器设计

本文从理论设计、仿真分析和产品测试三个方面对一种高速背板用高密度数据传输连接器进行了分析设计。通过对连接器差分信号的特征阻抗、串扰、插入损耗等参数的分析,对连接器的插针接触件、PCB传输线和介质体进行了设计。此外,采用电磁场与电路联合仿真的分析方法,从时域、频域和数据域三个方面对所设计的连接器进行了仿真分析。最后,通过测试夹具对所设计的连接器进行了信号完整性测试,测试结果表明：连接器具有良好在高速传输性能,在高速传输通信系统中具有良好的应用前景。     

差分线对在高速PCB设计中的应用

在高速数字电路设计过程中,工程师采取了各种措施来解决信号完整性问题,利用 差分线传输高速数字信号的方法就是其中之一。在PCB中的差分线是耦合带状线或耦合微 带线,信号在上面传输时是奇模传输方式,因此差分信号具有抗干扰性强,易匹配等优点。随 着人们对数字电路的信息传输速率要求的提高,信号的差分传输方式必将得到越来越广泛的 应用。     

选择适合差分信号应用的连接器

许多不同类型的连接器都可以在高速信号中使用。在差分信号和单端信号应用中，引脚片敞开型（open pin-field）连接器常常是成本最低的连接器，而且具有很大的灵活性。然而，当信号频率提高时，针对单端信号和差分信号应用进行了优化的连接器就更加合适了。     

高速差分过孔的仿真分析

高速差分信号传输中也存在着信号完整性问题。差分过孔在频率很高的时候会明显地影响差分信号的完整性,现介绍差分过孔的等效RLC模型,在HFSS中建立了差分过孔仿真模型并分析了过孔尤其过孔长度对信号完整性的影响。     

差分线对在高速PCB设计中的应用

给出了用PCB中的差分线来作为耦合带状线或耦合微带线,并采用奇模传输方式传输信号,从而提高系统的抗干扰性和易匹配性能的实现方法.     

一种基于TDR测量的高速连接器的MMTL模型

该文提出了一种全新的高速连接器时域模型MMTL(Multi-segment Multiple Transmission Line model)。该模型克服了MLC模型不稳定和仿真效率低的缺点,具有直观、精度可控、便于优化等优点。实验结果表明,该文所建模型精度高,与实际测量的最大误差小。     

关于高速差分信号匹配的研究

本文提出了在高速差分信号匹配时经常会遇到的几个信号完整性问题,针对问题的情况进行了详细的分析和研究,并提出了正确的设计方法.     

高速电路中的信号完整性分析

随着嵌入式系统速度的提高,信号完整性(Signal Integrity,SI)问题受到越来越多的关注。由于信号质量不理想而造成系统崩溃的现象经常出现。结合系统设计中的实例,对高速信号传输的信号完整性问题作了较为详细的论述。在电路设计初期,通过PROTEL软件对和信号完整性进行分析,仿真结果指导PCB板的设计,可以有效地提高信号的完整性,极大地缩短设计周期,降低设计成本。     

高速电路设计中的信号完整性分析

介绍了高速电路设计中的信号完整性概念以及破坏信号完整性的原因。从理论和计算的层面上分析了高速电路设计中传输线原理和反射形成的原因,同时给出了其解决方法。     

高速电路板的电磁兼容性分析

文章介绍了基于信号完整性（SI）、电源完整性（PI）与电磁兼容性（EMI）的高速PCB的设计方法,并利用Cadence软件针对高速PCB设计中的信号完整性、电源完整性及电磁兼容性中的基本问题进行仿真与分析。     

基于Cadence—Allegro的高速PCB设计信号完整性分析与仿真

信号完整性问题已成为当今高速PCB设计的一大挑战,传统的设计方法无法实现较高的一次设计成功率,急需基于EDA软件进行SI仿真辅助设计的方法以解决此问题。在此主要研究了常见反射、串扰、时序等信号完整性问题的基础理论及解决方法,并基于IBIS模型,采用Cadence．Alkgro软件的Specctraquest和Sigxp组件工具时设计的高速14位ADC／DAC应用景婉实制进行了SI仿真与分析,验证了常见SI问题解决方法的正确性。     

一种适用于同步开关噪声抑制的共面电磁带隙新结构

该文根据电磁带隙结构的带隙形成机理及共面电磁带隙结构等效电路分析模型,通过引入新型的C-型桥接连线及开槽设计,提出了一种适用于高速电路同步开关噪声(SSN)抑制的带有狭缝的共面C-型桥电磁带隙(CBS-EBG)结构。实测结果表明,在抑制深度为?40 dB时,阻带范围为296 MHz~15 GHz,与LBS-EBG结构相比,在保持高频段SSN抑制性能的同时,阻带下限截止频率由432 MHz下降至296 MHz,有效降低了带隙中心频率。研究了局部拓扑下的信号传输特性,结果表明,当采用局部拓扑并选择合适的走线策略时,该结构在保持良好的SSN抑制性能的同时,能够实现较好的信号完整性。     

宽频带精密同轴连接器发展现状

首先介绍了同轴连接器的命名方法,以及14 mm、N型、7 mm、3.5 mm、2.92 mm、2.4 mm、1.85 mm和1 mm常用同轴连接器的结构形式、主要参数及计算公式;其次介绍了通用精密同轴连接器和计量级精密同轴连接器的技术要求,以及接触间隙控制、开槽阴头内导体、无槽阴头内导体等关键技术;最后总结了精密同轴连接器的使用情况,分析了更高频率、更宽带宽的精密同轴连接器未来发展所面临的挑战。     

高速串行通道的信号完整性问题分析

高速串行通道是高速串行信号从发送端到接收端所经过的整个互连路径。随着数据速率的不断上升,高速串行通道的信号完整性问题变得越来越严重。通过分析造成高速串行通道信号完整性问题的主要成因,指出过快的上升时间是高速串行互连系统信号完整性问题的根源。对比分析损耗、反射、串扰对高速信号和低速信号的不同影响。给出高速串行通道信号完整性问题的新分析方法:眼图分析、抖动分析、码间干扰(ISI)分析。     

应用于CMOS图像传感器的高速全差分两步式ADC设计方法

由于传统的单斜式模数转换器(SS ADC)以及改进的各种架构串行两步式SS ADC普遍存在速度瓶颈问题,均无法满足工业界高帧率CMOS图像传感器的发展需求,该文提出一种应用于高帧率CMOS图像传感器的高速全差分两步式ADC设计方法。该ADC设计方法基于差动斜坡与时间数字转换(TDC)技术,将差动量化嵌套在两步式的量化中,形成了区别于串行量化的并行量化模式,不仅提升了数据量化的速率,而且保证了系统的一致性和鲁棒性;针对传统TDC技术与单斜式ADC的匹配性问题,提出了一种基于电平编码的TDC技术,在ADC量化的最后一个时钟周期内,在不提升系统时钟的情况下,完成时间数字转换,实现了更高精度的量化。该文基于55 nm 1P4M CMOS实验平台完成了所提方法的电路设计、版图设计和测试验证。在模拟电压3.3 V、数字电压1.2 V、时钟频率100 MHz、动态输入范围1.6 V的设计环境下,该文ADC设计精度为12 bit,转换时间仅有480 ns,列级功耗低至62 μW,DNL以最低有效位(LSB)计为+0.6/–0.6,INL以最低有效位(LSB)计为+1.2/–1.4,信噪失真比(SNDR)达到70.08 dB,与现有的先进单斜式ADC相比,ADC转换速度提高了52%以上,可以有效压缩行处理时间,为高帧率大面阵CMOS图像传感器的实现提供了有效的解决方案。     

高速光检测器和高速光接收机进展

本文综述了近年来微波光电子学中高速光检测器和高速光接收机的进展，分析并对比了各种光电二极管的响应速度、噪声及暗电流特性；指出光波导与ＭＳＭ、ＰＩＮ为代表的高速光电二极管以及ＨＥＭＴ、ＨＢＴ等低噪声微波器件的光电集成，是高速光接收机的发展趋势，行波光检测器作为高速分布参数光电器件，光波导与光电二极管的融合，光场效应晶体管以及掺铒光纤放大器的应用，都是值得重视的发展动态。     

频谱分析中的微分法与微分方程法

本文讨论了应用于傅里叶变换的微分性质的隐含假设,并叙述了信号不满足隐含假设时的修正方法。本文还给出了作为信号生成系统的微分方程描述,它使信号谱成为其生成系统的频率传递函数,指出了微分方程法的隐含假设。最后还给出了信号违反此假设时进行修正的方法。     

多层PCB设计中EDA仿真技术

提出了基于EDA仿真技术的多层PCB设计方法,借助EDA仿真技术可以使设计者对PCB板的信号完整性以及电源完整性做出更精确的判断。这对于多层PCB板的设计具有实用意义。