基于FPGA的锁相环位同步提取电路设计

本文介绍了一种锁相环位同步提取电路的组成和工作原理,并用FPGA实现了该电路,给出了实测的波形。     

数字锁相环在位同步提取中的应用

在数字通信中,为保证信息传输和交换的正确,各种数字模块的时钟应该具有相同的频率,否则在数据传输中会产生滑动、误码,直至通信中断。本文详细论述了基于FPGA技术实现数据码流位同步时钟信号的提取,以及电路模块的工作原理、关键技术和实现途径,并通过了软件仿真。     

一种快速提取位同步的全数字锁相环

本文提出了一种快速提取位同步的全数字锁相环方案。该方案通过对同步区、反相区以及快慢区的切换,有效地克服了同步时间与量化相位误差的矛盾。具有同步建立时间短、保持时间长、且同步精度高、抗干扰能力强等优点。     

基于FPGA的锁相环敛同步提取电路设计

本文介绍了一种锁相环位同步提取电路的组成和工作原理，并用FPGA实现了该电路，给出了实测的波形。     

一种快速捕获数字锁相环位同步器

本文给出的数字锁相环位同步器的核心部分是一个单片机系统。文中介绍了同步器的构成、工作原理及数字锁相环的快速捕获性能等技术指标。     

一种新型高速数字锁相环的研究

本文针对传统方法实现的数字锁相环(DPLL)工作速率低的问题,通过对一种典型的DPLL的分析,找出影响其工作速率的主要因素,研究并提出了一种全新的高速实现方法,并在实验室进行了数据传输位同步提取实验。     

二次群CPFSK信号的位同步提取与实现

本文讨论了几种常用的位同步提取方法及衡量位同步的性能指标，分析了ＣＰＦＳＫ基带信号的特点，提出了一种获取ＣＰＦＳＫ信号位同步的方法并设计了相应的具体电路。     

基于FPGA的数字基带传输位同步恢复

提出了一种基于全数字锁相环提取数字基带传输位同步时钟的设计方案,该方案采用环路鉴相器产生误差信号控制本地位同步电路的添加/扣除门在时钟输出的脉冲序列中附加或扣除1个或几个脉冲实现同步。给出了该方案的整体电路,并经VHDL程序设计,在MaxplusⅡ环境下做了时序仿真,从仿真结果分析了设计方法可实现数字基带传输位同步时钟的提取。     

一种位同步时钟提取方案及实现

提出了一种数字通信中位同步时钟信号快速提取的方案。本方案比通常用的锁相环法具有同步快、实现简单等特点。据此方案设计了位同步时钟提取电路,并用CPLD予以实现,同时给出了该电路的仿真实验结果。     

单片机控制高性能时钟同步锁相环的实现与研究

本文介绍了单片机控制的高性能时钟同步锁相环的实现方法及性能特点，并简要阐述了其工作原理。在给出该锁相环数字模型的基础上，对锁相环控制软件算法进行分析，在频域给出了２种算法的分析结果，最后给出了主从同步锁相环的硬件测试结果。     

基于CPLD实现积分型自适应调节数字锁相环

介绍了一种新型的数字锁相环。针对语音信号受干扰易失真的特点,设计了积分电路取代传统的微分电路进行处理,同时为了协调锁相环相位调节速度与抗干扰能力的矛盾,加入了自适应调节模块,使锁相环在具有很好的抗干扰能力的前提下,作到迅速地调节相位达到锁定状态。     

改进的DMR位同步算法

位同步是数字通信中最基本和最重要的环节。DMR标准建议的位同步算法在弱信号情况下的同步能力不够强,失步、重新建立同步都会中断通信,最坏情况下会导致通信失败。针对这一情况,提出了一种新的改进同步算法,并对其在弱信号环境的性能进行了仿真测试,获得了显著的改善效果。     

用超声波传送语音信号的实现

简要说明了幅度调制原理,单边带信号的产生方法,介绍利用相移法产生单边带信号的原理,设计出一种用超声波传送语音信号的单边带幅度调制电路.若需大功率推动负载,则将输出的单边带幅度调制信号送到满足超声波频响要求的功率放大器来实现.     

新型频率辅助高精度数字锁相环的设计与实现

针对某深空USB（统一S频段）测控系统的高精度侧音测距需要,提出了一种基于频率测量和二次混频的高精度数字锁相环实现方案。其由高精度测频、数字混频、滤波抽取、二阶数字锁相环等模块组成。采用VHDL可编程语言,基于可编程逻辑器件XC4VLX100平台,实现了所提出的方案。实验室环境下,测得实际环路等效噪声带宽达到30Hz,输入载噪比为25dB·Hz时环路工作稳定。测试结果表明,该高精度数字锁相环达到了系统设计要求,满足了相关参数指标。     

一种采用N先于M环路滤波器的全数字锁相环路的设计实现

介绍了一种采用N先于M环路滤波器的全数字锁相环的设计实现.这种全数字锁相环采用了N先于M环路滤波器,可以达到滤除噪声干扰的目的.文中讲述了这种全数字锁相环的结构和工作原理,提出了各单元电路的设计和实现方法,并给出了关键部件的VHDL代码,最后用FPGA予以实现.     

闪变信号电路的设计与实现

提出并分析研究一种全数字化技术的闪变信号电路,给出关键电路参数设计准则.闪变信号电路主要由电压取样电路、分频电路、时钟形成电路、相位同步电路和闪变信号产生电路组成.试验结果与理论分析一致.该电路具有输出闪变信号THD小,幅值可调,简单实用,价格低廉等优点,可用作基于SOPC的电压波动和闪变检测与分析的信号,在电能质量研究中具有重要应用价值.     

遥测舱信号源的设计与实现

为了检测遥测舱能否正常工作,必须为其提供各种输入信号,以此模拟实际测量的信号。因此,一个性能良好的信号源的设计对遥测舱有着至关重要的作用。在此,给出一种基于FPGA的遥测舱信号源的设计方案及其实现方法。实践证明,该设计与实现方法具有独特的创意,这种信号源不仅性能稳定,而且具有较好的灵活性,满足使用要求。     

基于DDS的固定频率正弦信号发生器的改进

介绍了一种对基于DDS的数字本振的改进,分析了传统的数控振荡器的实现方法,指出其中由于频率控制字的量化误差带来的振荡器输出相位误差。分析上述误差出现的原因,指出了传统实现方法不具有普遍性,并给出了一种解决这种误差的方案。给出了仿真结果,通过2种方法的对比,清晰地显示出改进所带来的效果。从而有效地解决了由于频率控制字的所带来的量化误差,简化了DDS的控制,减少了实现DDS所需资源。基于以上的优势,可以显著地缩短DDS的开发时间,简化系统设计。     

调频信号2FSK的实现

本课题主要研究数字调频信号2FSK的原理性质和实现方法。使用一种伪随机的数字信号发生电路充当发送数据。在PROTEUS仿真环境下搭建伪随机的数字信号发生电路和发送的调制电路（用乘法器实现）。所设计的接收电路能够对发送的信号解调,并能够比较发送和解调后的数据。     

CallerID信号解调的软件实现

针对于CallerID信号的解调方法主要分为硬件解调和软件解调.本文介绍了一种基于非相干解调原理的软件解调实现方法.在以往的码元判决中多采用抽样判决方式,与此不同,该实现中采用的正负幅值段时间长度判决大大提高了码元解调的准确率,增强了解调软件的健壮性.