硬件木马电路检测技术及发展趋势

随着集成电路产业链的全球化,硬件木马电路（HTH）日益成为潜在的威胁．木马电路的隐蔽性、多样性和植入层次的丰富性给木马电路的检测造成了困难．现有HTH检测方法多数通过测量比较功耗、时延等侧信道信息的方式展开,这些方法都需要存在基准设计．通过比较现有不同层次检测方法的特性,提出了HTH检测领域的发展趋势：注重高层次设计的检测、不同检测方法的效果衡量以及容忍工艺误差和测试噪声等干扰因素的更准确检测技术．     

三输入高性能AND/XOR复合门电路设计

针对现有"与/异或"(AND/XOR)复合门级联设计电路存在功耗大、延时长等不足,提出一种基于晶体管级的三输入AND/XOR复合门电路结构.通过采用多轨结构、缩短传输路径以及混合CMOS逻辑设计方法,克服了原有电路中单一逻辑和单轨结构信号路径长的不足,进而提高了电路性能.在55nm的CMOS技术工艺和PTM多种工艺下,经过HSPICE模拟和Cadence提取版图的后仿真,显示所设计的电路具有正确的逻辑功能,相较于采用门电路级联而成的AND/XOR电路,本电路在不同负载、频率和PVT组合等情况下的延时、功耗和功耗延迟积(PDP)都得到了明显改善.     

基于资源争夺特征的蜜罐检测方法

针对现有蜜罐检测技术的特定性太强,通用性不足的缺点,通过研究分析不同蜜罐的工作原理,设计了一种基于资源争夺特征的蜜罐检测方法.它能够利用蜜罐之间普遍存在的资源争夺共性特征检测出各种不同的蜜罐系统,具有较好的通用性和准确性.通过设计并实施相应的实验方案,验证了这种方法的有效性.     

基于电桥失衡效应的高随机性PUF电路设计

通过对物理不可克隆函数(Physical Unclonable Functions, PUF)电路和电桥失衡效应的研究, 提出一种高随机性PUF电路设计方案. 该方案首先利用工艺偏差导致电桥失衡产生随机偏差电压, 然后结合电压型灵敏放大器产生随机的、不可克隆的响应信号. 在TSMC 65nm CMOS工艺下, 采用全定制方法设计PUF电路, PUF单元电路的版图面积为2.23?m×2.43?m. 通过Spectre软件, 在不同电压下对所设计PUF电路进行Monte Carlo仿真验证, 分析其逻辑功能、随机性等特性. 实验结果表明: 所设计的PUF电路在电源电压1.2V和温度25℃下随机性可达51.8%.     

基于TCM电路的抗温度漂移老化传感器设计

结合电路老化检测原理与温度补偿方法(Temperature Compensation Method, TCM), 提出了一种具有抗温度漂移特性的老化传感器电路方案. 该方案首先根据晶体管的温度补偿, 设计温度不敏感的TCM延迟单元; 然后结合被测组合电路的老化冗余时间, 利用TCM延迟单元级联方式实现参考老化延迟电路; 最后将老化延迟检测电路的输出和参考延迟电路的输出进行时序比较, 判断电路是否处于老化状态. 在SIMC 65nm CMOS工艺下仿真验证, 结果表明所设计的老化传感器功能正常, 在-40~120℃之间稳定性达到98％.     

基于MCML的高性能三值D型触发器的设计

MCML电路由于具有高速低摆幅、抗干扰能力强、在高频下比传统CMOS电路功耗更低等优点,越来越受到广泛关注.通过分析二值MCML电路的设计方法,引入与参考电压进行比较的思路,设计了一种结构简单的新型高性能三值D型触发器.采用TSMC 180 nm工艺,使用HSPICE进行模拟.结果表明,所设计的触发器不仅具有正确的逻辑功能,工作频率达到10 GHz,平均D-Q延时和PDP也比传统CMOS三值触发器有明显降低,且随着工作频率的上升,PDP不断下降,适合于高速和高工作频率的应用.     

基于传输开关理论的电流型CMOS模糊控制表查询电路

针对硬件实现模糊控制表查询电路存在结构复杂、用数字式设计困难等问题,提出了将模糊控制表转换为多值K图,在此基础上结合传输开关理论采用电流型CMOS设计模糊控制表查询电路的方法,并用此方法具体设计了一个5元素-论域的电流型CMOS模糊控制表查询电路.通过对设计实例的PSPICE仿真,表明本文提出的设计方法简单易行,设计的电流型CMOS查询电路具有结构简单和高速推理的优点.     

基于单稳态定时偏差的高识别性PUF电路设计

通过对单稳态电路定时偏差和物理不可克隆函数(physical unclonable functions,PUF)电路的研究,提出了一种基于单稳态定时偏差的高识别性PUF电路设计方案.首先,分析单稳态定时电路的自我标识物理特性,提出长定时单稳态电路设计方法;然后,利用该单稳态电路产生的定时偏差信号以及激励信号控制数据选择器选择2个定时偏差信号,结合仲裁器判决唯一的、不可克隆的输出响应.采用TSMC 65nm CMOS工艺,在不同环境下对设计的PUF电路进行Monte Carlo仿真,分析其识别性、可靠性等特性.实验结果显示,所设计的PUF电路识别性可达99.82%,且误码率为2.7%.     

低场核磁共振信号检测电路设计

核磁共振检测以其快速、不破坏样品、直观反映分子结构等优点在诸多领域有着非常广泛的应用. 针对核磁共振检测仪器价格昂贵、体积庞大、操作复杂、不便于实现现场检测等问题, 设计了一种面向小型化低成本低场核磁共振仪的核磁共振信号检测电路. 所提出的电路使用低噪声前置放大器实现传感信号放大, 基于锁定放大的微弱信号检测技术实现了对核磁共振回波信号的有效检测. 实际测试结果表明, 所设计的电路放大倍数高达20000倍, 在高倍噪声的干扰下能够准确检测出幅度在5μV及以上的有用信号. 所提出的低场核磁共振信号检测电路对于发展低成本核磁共振仪器具有较好的应用价值.     

一种改进的GALS异步包装电路

GALS（全局异步、局部同步）架构适用于NoC的时钟分布,但现有的GALS需要定制地设计异步包装电路,不利于验证和集成.采用通用的数字ASIC设计流程,在仅使用已有标准单元的情况下,提出了一种新的基于FIFO的异步包装.通过此包装电路,实现了一个信号传输只需2步操作,提高了通信吞吐率.实验结果表明该包装电路在吞吐率和延迟上获得了显著改进.