共查询到16条相似文献,搜索用时 62 毫秒
1.
交叉耦合绝热动态触发器及同步动态时序电路 总被引:5,自引:3,他引:2
本文提出交叉耦合绝热动态触发器及其同步时序电路综合方法。首先利用文献[1]的电路三要素理论定量描述交叉耦合型绝热锁存器,由绝热主锁存器和从锁存器构成一个单相输入的绝热触发器。在交叉耦合型绝热触发器的基础上,本文提出绝热同步动态时序电路综合方法,用此法设计出绝热8421BCD码错码检测电路(仅用50管),总功耗小于三个绝热ADL非门的功耗,计算机模拟验证本文方法的正确性。 相似文献
2.
动态时序电路和广义时序机 总被引:1,自引:0,他引:1
本文基于用广义输入信号表示的广义时序机,研究动态时序电路,考虑电容负载时得出动态单元电路特征方程,利用电容存储信息和触发器的类似性,建立了时序电路统一理论,将常规时序电路和动态时序电路理论统一起来,证明实现动态时序电路的条件,结合实例论述各型动态时序电路,伪动态时序电路和静态时序电路的开关级结构间的等价转换。 相似文献
3.
4.
边沿取样电路和同步动态时序电路综合 总被引:7,自引:1,他引:7
本文提出用电容代替触发器作为记忆元件的双边沿同步动态时序电路(SDSC)的综合方法。基于电路三要素(信号、网络和负载)理论,首先推导出边沿取样定理;接着研究普适双边沿状态图和电路图的关系,再将卡诺图方法由门级发展到元件级;最后提出SDSC的状态编码原则,从而形成有效的SDSC的综合方法,用此方法设计了一些结构极简单的动态电路,诸如错码检测电路仅用22个MOS管,8421BCD码二进制计数器仅用31 相似文献
5.
该文从动态功耗在工程上有界限的观点出发,讨论单沟道传输门的相对绝热计算原理。在此基础上设计单沟道和双沟道传输门动态绝热锁存器,使其保存信息时,存储介质与外界隔离。将两种绝热锁存器进行比较、分析,并用计算机模拟程序检验其结果。 相似文献
6.
7.
该文在三值电路三要素理论的基础上提出了三值动态和静态广义时序机理论。首先找出三值状态图和电路方程间的关系,该关系既适用于静态电路,又适用于动态电路。对静态电路文中推导出各型三值触发器完整特性方程,它描述了触发器全时刻的行为,用以代替常规特性方程,使三值同步和异步时序电路统一。对动态电路该文用电容代替触发器存储三值信息,实现三值动态时序电路(特别是三值同步动态时序电路,属于非触发器式的时序电路)。因动态电路和静态电路主要差别是负载行为,故此可以在三值电路三要素理论和广义时序机理论下统一三值动态和静态,同步和异步时序电路。 相似文献
8.
提出以电流信号表示逻辑值的新型低噪声触发器设计,用于高性能混合集成电路的设计中以减少存贮单元开关噪声对模拟电路性能的影响。所提出的设计包括主从型边沿触发器和单闩锁单边沿触发器。单个锁存器的电流型边沿触发器设计是通过在有效时钟沿后产生的窄脉冲使锁存器瞬时导通完成一次取样求值。与主从型触发器相比,单闩锁结构的触发器具有结构简单、直流功耗低的特点。采用0.25μm CM O S工艺参数的HSP ICE模拟结果表明,所提出的电流型触发器工作时,在电源端产生的电流波动远远小于传统的CM O S电路。 相似文献
9.
电流型CMOS脉冲D触发器设计 总被引:1,自引:0,他引:1
该文根据脉冲触发器的设计要求,结合阈算术代数系统,提出一种电流型CMOS脉冲D触发器的通用结构,用于二值及多值电流型CMOS脉冲触发器的设计,并可方便地应用于单边沿和双边沿触发。在此结构的基础上设计了电流型CMOS二值、三值以及四值脉冲D触发器。采用TSMC 180 nm CMOS工艺参数对所设计的电路进行HSPICE模拟后表明所设计的电路具有正确的逻辑功能和良好的瞬态特性,且较以往文献提出的电流型D触发器,优化了触发器的建立时间和保持时间,二值和四值触发器最差最小D-Q延时比相关文献的主从触发器降低了59.67%和54.99%,比相关文献的边沿触发器降低了4.62%以上,所用晶体管数也相对减少,具有更简单的结构以及更高的电路性能。 相似文献
10.
双极型电路通用综合方法与电路三要素理论 总被引:5,自引:0,他引:5
该文在电路三要素(信号,网络和负载)理论的基础上提出双极型电路通用综合方法。文中首先引入适用于电压型和电流型电路的广义二值信号,推导出源信号和负载简化定理。由此分析各单元电路结构和推导出相应的元件级电路表达式,进一步找出一种新的电路实现方式。在此基础上设计出新的低压TTL和多射型ECL元件级电路。最后经过电路实验证明理论的正确性。 相似文献
11.
According to the next-state equations of various ternary flip-flops (tri-flop), which are based upon ternary modular algebra,
various ternary flip-flops are implemented by using universal-logic-modules,U
hs. Based on it ternary sequential circuits are implemented by using array of universal-logic-modules,U
hs.
Supported by the National Natural Science Foundation of Zhejiang Province, China. 相似文献
12.
本文在研究多值电路三要素理论基础上提出绝热电路通用理论,即绝热电路三要素(信号、网络、负载)理论。应用此理论,设计了三种典型的绝热电路(逐级级联收缩结构、可逆逻辑结构和交叉存贮结构),验证了该理论的正确性;然后进一步依此理论设计了一种新颖的采用二相功率时钟的交叉存贮型绝热电路一钟控传输门绝热逻辑(Clocked Transmission Gate Adiabatic Logic,CTGAL)电路。最后用计算机验证了根据绝热电路三要素理论设计的CTGAL电路具有正确的逻辑功能和明显的低功耗特性。 相似文献
13.
This article presents an automatic test pattern generation system based on both algebraic and topological techniques. Circuit partitioning, testability measures, 9-valued functions, pruning heuristics, and interactive fault simulation are employed to increase the performance of a modified version of the sequential D-Algorithm. Test generation results for someIscas'89 circuits are presented.Enrico Macii is also with Politecnico di Torino, Dip. di Automatica e Informatica, Torino, Italy 10129. 相似文献
14.
电路三要素理论和布尔代数失效原因分析 总被引:9,自引:0,他引:9
本文提出一个克服布尔代数失效的电路三要素理论。文中首先分析布尔代数在数字电路中失效的原因,接着证明开关运算定理等,它概括了文献中曾需一一证明的绝大多数开关运算等式,然后表明:数字电路的统一性既存在于门级和元件级电路间,也存在于各型元件级电路结构间,以及动态与静态电路间。此外,本文提出元件级电路设计的卡诺图方法和代数方法。 相似文献
15.
Presented is a register structure and generator design which enables non-scan sequential testing using parallel pseudorandom-based patterns applied to the circuit's primary inputs. The proposed register structure and register control strategy uses the circuit under test's (CUT's) natural sequential activity to periodically alter a register's output bias to a value near 0.5 (i.e. alter the spread of 1's in the output stream). Thus, over time, it is possible to introduce a larger spread circuit states than that normally reachable when parallel pseudorandom-based test patterns are applied to the input lines of a CUT. Using the register modification, a simple hardware generation system can be designed and is suitable for both on-chip and external testing. Experiments indicate that high fault coverage is attainable in a relatively short test time. 相似文献
16.
基于电路定量理论的五值门电路和触发器设计 总被引:8,自引:0,他引:8
提出六值代数 ,建立五值电路三要素理论 (信号 ,网络和负载理论 ) ,作为定量研究五值电路的数学工具。在此基础上 ,首先用δ展开法由五值门函数设计了五值门电路的元件级结构。接着由 D触发器的特征方程设计了动态和静态五值 D触发器的二种电路结构。计算机模拟验证了上述理论和依此理论设计的电路的正确性。 相似文献