综合定时供给系统

本文重点介绍在数字同步网内采用综合定时供给系统的起因和对提高数字网的通信质量以及改善维护、管理等方面的重要作用,文中扼要地介绍了综合定时供给系统的主要进网技术要求。     

SDH同步网各级时钟的定时要求

ＩＴＵ－Ｔ对ＳＤＨ同步网各级时钟的定时要求做出若干规定，本文就此问题加以阐述。     

SDH设备从时钟的定时特性

本文讨论ＳＤＨ设备或网元的从时钟的定时要求，可作为网元时钟的技术指标，亦可作制订网元从时钟技术标准的依据。     

合理使用BITS定时信号改进SDH传送网的同步结构

以宁波干线ＳＤＨ传送网同步状况的改进为例，说明如何合理使用同步网定时信号，改善原有或现有的传送网的同步，提高传送网的运行质量，为各种业务提供优质的传输服务。     

SDH光缆通信网络同步与定时系统

本文首先讨论一般网络的同步方式、同步定时信息的传送,然后着重讨论了 SDH/SONET网络的同步系统,最后提出了对于基准时钟和网络单元的要求.     

福建省数字同步网定时传送方案的探讨

福建省现有数字同步网(见图1)采用3级结构的主从同步方式,定时链路组织主要基于准同步数字系列(PDH)传送方式。第一级是福州枢纽的区域基准时钟(LPR),第二级是各地市中心局的二级节点从时钟(SSU-T)和各地市重要汇接局的二级节点从时钟(SSU-L),第三级是各地市汇接局和端局的三级节点从时钟。其中,福州枢纽作为省数字同步网的LPR,既能与全球定位系统(GPS)同步,又能与北京和武汉的全国基准主时钟(PRC)同步。该省数字同步网中的其他所有同步供给单元(SSU)都能直接或间接地同步于福州枢纽的LPR。本文主要讨论地市中心局的二级从时钟…     

传输系统定时异常对GSM-R系统时钟影响的分析

通过MSTP传输网定时异常对GSM-R时钟同步影响的测试与实验,分析定时异常产生的原因,剖析定时环形成的机理,揭示该案例同步网、传输网、无线网各网元间同步性能的相互影响作用,并提出解决该问题的具体方案。     

基于SDH传输网的同步时钟系统在电网中的应用

同步网是通信网络运行的支撑系统之一,它为各类通信设备的时钟提供同步控制信号,使网内设备时钟工作在共同的频率上,从而消除或减少误码、滑码。文章结合河北南网实际情况,以现有SDH传输网作为载体,提出混合同步方式组织同步时钟网络及其地面定时链路的设计方案,并在实际工程中得到应用。     

S12 BITS系统在通信网中的应用

Ｓ１２ＢＩＴＳ系统在通信网中的应用无锡邮电局王颖张建清Ｎｏ．７信令网和ＳＤＨ环型自愈网、数字数据网等的广泛应用，通信设备的不断增加，带来了一个新的问题，即面对众多对时钟要求很高的设备，时钟同步网如何组织。如果在每个设备点上都建大楼时钟同步系统（ＢＩＴ...     

相位数据分析在同步网管系统中的应用

提出了同步时钟设备的相位性能数据分析对同步网监控管理的重要性，详细介绍了在同步网管系统中对楼内综合定时供给单元(BITS)相位性能数据分析采用的方法及分析结果对判断网络和设备性能提供的辅助作用，并指出同步网管中相位性能数据分析还有待解决的一些问题。     

基于DDS的高速定时同步方法

定时同步是高速数据传输的关键技术也是难点问题。在对锁相环数字化设计、DDS原理结构和参数设计进行研究的基础上,提出了一种基于DDS的高速定时同步方法,对该定时同步方法的原理结构框图进行了详细的论述,对具体参数进行了设计。采用这种定时同步方法的高速解调器进行了原理实验测试,取得了满意的结果,所提出的定时同步方法对高速数据传输方案设计提供了参考。     

DDS技术及其在BITS中的应用

在频率合成(FS,Frequency Synthesis)领域中,常用的频率合成技术有模拟锁相环、数字锁相环、小数分频锁相环(fractional-N PLL Synthesis)等,直接数字合成(Direct Digital Synthesis-DDS)是近年来新的FS技术。单片集成的DDS产品是一种可代替锁相环的快速频率     

PCMA系统中位定时误差对干扰抵消性能的影响

首先介绍了PCMA技术的基本概念 ,并建立了PCMA系统基带传输模型 ;在此基础上研究了PCMA系统中位同步误差对干扰抵消性能的影响 ,并给出了相应的仿真结果。根据系统对干扰抑制比的要求 ,仿真结果可以为位定时估计算法的设计提供可靠的依据     

Gardner定时同步环路参数设计及性能分析

以数字锁相环理论为依据,对Gardner定时误差检测器反馈定时环路参数的设计进行了深入研究,基于MATLAB对一阶、二阶环路性能进行了仿真,重点分析了环路阶数和等效噪声带宽对系统性能的影响,得到了等效噪声带宽与定时同步环路性能的关系,为定时同步环路的设计提供了理论依据。     

L-DACS1系统定时同步的FPGA设计与实现

针对航空信道的复杂性和对信号干扰较大的问题,利用L-DACS1反向链路随机接入帧结构的特点,研究了粗定时同步与精定时同步的算法,并基于现场可编程门阵列（FPGA）在Apex-CPCI-5610通信开发板上实现了这种算法,应用于实际的项目上.测试结果表明,该方法能够精确得到定时同步的位置且系统工作稳定,能够满足L-DACS1系统的设计要求.     

一种应用于OFDM系统中的符号精确定时算法的FPGA实现

OFDM技术是下一代移动通信的主流技术,在信息量大,功率受限的多媒体传感网的OFDM系统中,以突发模式传输数据,要求快速精确地完成定时同步。这里分析了一种应用于OFDM系统中基于长训练序列与本地序列互相关的精同步算法原理,同时给出了算法的FPGA设计方案,并在ISE中和FPGA测试板上进行验证。在实现的过程中,对传统实现方法进行了改进,对本地序列的位数进行截取符号位处理,并且对判决函数进行了近似处理。实现结果表明,该方法在不降低性能的前提下优化了系统资源损耗和运算速度,具有较好的工程实践价值。     

基于训练序列的OFDM系统定时同步算法分析

分析了OFDM系统符号定时偏差所造成的影响，比较了两种典型的基于训练序列的定时同步算法。对利用定时函数呈现峰值进行检测的算法给出了检测步骤，并做了仿真。仿真结果表明，在其定时函数处于低信噪比的条件下，基于训练序列的同步算法能够实现精确同步，同时也具有抗多径效应和抗窄带干扰的能力。     

一种改进的SC-FDE系统定时同步算法

单载波频域均衡是一类高效的无线传输技术,它能够支持与OFDM相似的数据速率,但是需要精确的定时同步来保障时频转化时的符号对齐。本文针对经典定时同步算法出现相关平台(plateau)以及虚假峰值等问题,提出一种改进的SC-FDE系统定时偏移估计算法。该算法使用一种特殊的训练序列结构,不仅消除了测度函数的相关平台,而且抑制了虚假峰值的出现,提高了估计精度,并降低了计算复杂度。仿真结果表明,改进同步算法在AWGN信道和ETU信道下的性能都优于Schmidl&Cox算法,消除了"平台效应",并且没有Minn算法和Park算法的虚假峰值,具有较高的定时估计精度和较低的计算复杂度。     

FBMC-OQAM系统定时同步改进算法

针对具有偏移正交幅度调制的滤波器组多载波（Filter Bank Multicarrier with Offset Quadrature Amplitude Modulation,FBMC-OQAM）系统中目前存在的定时同步算法问题,提出了一种改进的定时同步算法。该算法利用两个特殊设计的符号,将其连续通过FBMC-OQAM系统后在时域形成共轭对称特性的信号。与现有的算法相比,该算法增加了计算相关序列的长度,但减少了训练符号,还去除了高旁瓣带来的干扰。理论分析与仿真结果表明,改进算法具有更好的定时同步性能。     

一种5G NR系统PSS叠加分段的定时同步算法

对于第三代合作伙伴计划(The 3rd Generation Partnership Project,3GPP)中的5G新空口(New Radio,NR)系统,同步信号检测算法的计算非常复杂,根据主同步信号的特性,提出了分段互相关与对应叠加的联合检测算法.该算法只对接收信号进行一次与本地主同步信号(Primary Sy...