基于InP DHBT工艺的33～170 GHz共源共栅放大器（英文）

基于500 nm磷化铟双异质结双极晶体管（InP DHBT）工艺,设计了一种工作在33～170 GHz频段的超宽带共源共栅功率放大器。输入端和输出端的平行短截线起到变换阻抗和拓展带宽的作用,输出端紧密相邻的耦合传输线补偿了一部分高频传输损耗。测试结果表明,该放大器的最大增益在115 GHz达到11.98 dB,相对带宽为134.98%,增益平坦度为±2 dB,工作频段内增益均好于10 dB,输出功率均好于1 dBm。     

基于70 nm InP HEMT工艺的230～250 GHz低噪声放大器设计

基于70 nm InP HEMT工艺,设计了一款五级共源放大级联结构230～250 GHz低噪声太赫兹单片集成电路（TMIC）。该放大器采用扇形线和微带线构成栅极和源极直流偏置网络,用以隔离射频信号和直流偏置信号;基于噪声匹配技术设计了放大器的第一级和第二级,基于功率匹配技术设计了中间两级,最后一级重点完成输出匹配。在片测试结果表明,230～250 GHz频率范围内,低噪声放大器的小信号增益大于20 dB。采用Y因子法对封装后的低噪声放大器模块完成了噪声测试,频率为243～248 GHz时该MMIC放大器噪声系数优于7.5 dB,与HBT和CMOS工艺相比,基于HEMT工艺的低噪声放大器具有3 dB以上的噪声系数优势。     

最高振荡频率为620GHz的0.25μm InP DHBT器件北大核心

磷化铟双异质结双极型晶体管(InP DHBT)具有非常高的截止频率以及较高的击穿电压(相对Si/SiGe而言),适合于太赫兹单片集成电路的研制。图1和图2分别展示了南京电子器件研究所研制的101.6mm(4英寸)0.25 μm InP DHBT器件剖面图和高频性能,器件电流增益(β)为25,击穿电压(BVCEO)为4.2 V(Je=10 μA/μm2),电流增益截止频率(ft)和最高振荡频率(fmax)分别达到390 GHz和620 GHz。基于0.25 μm InP DHBT工艺,研制了340GHz单片集成放大器,该放大器小信号S参数测试结果如图3所示,300 GHz 增益为 15 dB,340 GHz 增益为 7.5 dB。     

83GHz InP DHBT静态分频器

A static frequency divider is presented using 0.7μm lnP DHBTs with 280 GHz ft/fmax. The divider is based on ECL master-slave D-flip-flop topology with 30 HBTs and 20 resistors with a chip size 0.62 ×0.65 mm^2. The circuits use peaking inductance as a part of the loads to maximize the highest clock rate. Momentum simulation is used to accurately characterize the effect of the clock feedback lines at the W band. Test results show that the divider can operate from 1 GHz up to 83 GHz. Its phase noise is 139 dBc/Hz with 100 kHz offset. The power dissipation of divider core is 350 mW.     

W-band push–push monolithic frequency doubler in 1-μm InP DHBT technology

A W-band frequency doubler MMIC is designed and fabricated using 1-μm InP DHBT technology. Active balun is employed to transform the single-ended signal into differential output. Push-push configuration loaded with harmonic resonant network is utilized to acquire the second harmonic frequency. A multi-stage differential structure improves the conversion gain and suppresses the fundamental frequency. The MMIC occupies an area of 0.55×0.5 mm2 with 18 DHBTs integrated. Measurements show that the output power is above 5.8 dBm with the suppression of fundamental frequency below -16 dBc and the conversion gain above 4.7 dB over 75-80 GHz.     

InP DHBT器件与电路的研究进展

介绍了磷化铟(InP)基异质结双极晶体管制作技术的发展动向,对近几年InP双异质结双极晶体管(DHBT)的制作技术与电路的研究成果进行了归纳总结。介绍了InP DHBT在微波、超高速集成电路、微系统异质集成等领域的应用,以及InP DHBT应用于功率放大器、倍频器、太赫兹单片电路、数模转换器等取得的进展,显示出InP DHBT在高频、高速和微系统集成三个方面的巨大应用价值。     

75 GHz 13.92 dBm InP DHBT 共射共基功率放大器

报道了基于InP基双屏质结双板晶体管(DHBT)工艺的四指共射共基75 GHz微波单片集成(MMIC)功率放大器,器件的最高振荡频率fmax为150 GHz.放大器的输出极发射极面积为15μm×4μm.功率放大器在75 GHz时功率增益为12.3 dB,饱和输出功率为13.92 dBm.放大器在72.5 GHz处输入为2 dBm时达到最大输出功率14.53 dBm.整个芯片传输连接采用共面波导结构,芯片面积为1.06 mm×0.75 mm.     

功率为16.9 dBm增益大于20 dB的InP DHBT W波段功率放大器

A two-stage MMIC power amplifier has been realized by use of a l-μm InP double heterojunction bipolar transistor(DHBT).The cascode structure,low-loss matching networks,and low-parasite cell units enhance the power gain.The optimum load impedance is determined from load-pull simulation.A coplanar waveguide transmission line is adopted for its ease of fabrication.The chip size is 1.5×1.7 mm~2 with the emitter area of 16×1μm×15μm in the output stage.Measurements show that small signal gain is more than 20 dB over 75.5-84.5 GHz and the saturated power is 16.9 dBm @ 79 GHz with gain of 15.2 dB.The high power gain makes it very suitable for medium power amplification.     

基于90 nm InP HEMT工艺的220 GHz功率放大器设计

基于90 nm InP HEMT工艺,设计了一款220 GHz功率放大器太赫兹单片集成电路,该放大器采用片上威尔金森功分器结构实现了两路五级共源放大器的功率合成。在片测试结果表明,200~230 GHz频率范围内,功率放大器小信号增益平均值18 dB。频率为210~230 GHz范围内该MMIC放大器饱和输出功率优于15.8 mW,在223 GHz时最高输出功率达到20.9 mW,放大器芯片尺寸为2.18 mm×2.40 mm。     

基于InP DHBT工艺的6 bit DAC设计与实现

基于InP双异质结双极晶体管(DHBT)工艺设计并实现了一款6 bit高速数模转换器(DAC)芯片,该InP工艺DHBT器件的电流增益截止频率大于200 GHz,最高振荡频率大于285 GHz.DAC芯片采用R-2R梯形电阻电流舵结构,输入级采用缓冲预放大器结构,实现输入缓冲及足够高的增益;D触发器单元采用采样/保持两级锁存拓扑结构实现接收数据的时钟同步;采用开关电流源单元及R-2R电阻单元,减小芯片体积,实现高速采样.该DAC最终尺寸为4.5 mmX3.5 mm,功耗为3.5W.实测结果表明,该DAC可以很好地实现10 GHz采样时钟下的斜坡输出,微分非线性为+0.4/-0.24 LSB,积分非线性为+0.61/-0.64 LSB.     

基于0.25μm CMOS工艺的1.8V Rail-to-Rail运算放大器

采用TSMC0．25μm CMOS工艺，设计实现了一种低功耗、高增益带有恒跨导输入级的Rail—to—Rail运算放大器。基于BSIM3V3 Spice模型，采用Hspice对整个电路进行仿真，在1．8V的单电源电压工作条件下，直流开环增益达到108．6dB，相位裕度为57．2度，单位增益带宽为5MHz，功耗为0．23mW。     

4 英寸fmax=620 GHz 的 0.25 μm InP DHBT

报道了一款在101.6 mm(4英寸)InP晶圆上制备的特征尺寸为0.25μm的磷化铟双异质结双极型晶体管。采用发射极自对准技术和介质钝化工艺,器件的发射极典型尺寸为0.25μm×3.00μm,最大电流增益为25,当发射极电流密度为10μA/μm^(2)时,器件的击穿电压达到了4.2 V,电流增益截止频率为390 GHz,最高振荡频率为620 GHz。建立了用于提取器件寄生参数的小信号等效电路模型,模型的仿真结果与高频实测数据具有很好的拟合精度。     

基于0.5μm InP DHBT工艺的100GHz+静态及动态分频器

<正>针对超高速数模混合电路方面的应用,南京电子器件研究所开发了76.2 mm(3英寸)0.5μm InP DHBT工艺,器件截止频率达到500 GHz以上,可实现3层布线,工艺剖面图及器件性能如图1所示。采用该工艺研制出114 GHz静态分频器以及170 GHz动态分频器。图2为静态分频器及动态分频器实测结果。     

面向100GHz+数模混合电路的0.5μm InP DHBT工艺

本文报道了一种高性能的3英寸磷化铟双异质结双极型晶体管工艺。发射极尺寸为0.5×5μm2的磷化铟双异质结双极型晶体管,电流增益截止频率以及最高振荡频率分别达到350GHz以及532GHz,击穿电压4.8V。基于该工艺研制了114GHz静态分频器以及170GHz动态分频器两款工艺验证电路,这两款电路的工作频率处于国内领先水平。     

基于零偏置肖特基二极管的270 GHz高性能波导检波器

根据InP二极管的物理结构, 采用三维高频电磁仿真软件对其精确建模仿真, 获得二极管的物理模型和匹配电路的精确参数, 而后将此模型利用谐波平衡进行仿真设计.最后, 在此基础上采用InP肖特基二极管, 设计制作并测试了国内首款270GHz的零偏置检波器.检波器的最大电压响应度为1600V/W, 在260~280GHz范围内, 电压响应的典型值为1400V/W, 其对应的等效噪声功率典型值为18pW/Hz.实验结果与仿真结果比较吻合, 其结果表明, 设计方法较为精确, 具有设计简单、优化方便等优点.     

发射区底切对倒置结构InP/GaAsSb/InP DHBT性能的影响

基于考虑载流子弹道输运等非局域传输瞬态效应的流体动力学模型,数值模拟计算了集电区在上面发射区在下面的倒置InP/GaAsSb/InP双异质结双极晶体管(DHBT)器件的直流输出特性和高频性能.计算结果表明:由于集电区台面面积小,集电区在上的倒置InP/GaAsSb/InP双异质结双极晶体管有较高的高频性能;对于发射区在下面与基区接触面积大导致较多的基区载流子复合而使器件的增益偏低问题,可以考虑掩埋侧边腐蚀工艺底切发射区的技术来减少发射区和基区的接触面积,从而减少复合改善器件的增益特性.     

最高振荡频率为325GHz的InGaAs/InP双异质结双极型晶体管

A common-base four finger InGaAs/InP double heterostructure bipolar transistor（DHBT） has been designed and fabricated using triple mesa structure and planarization technology.All processes are on 3-inch wafers. The area of each emitter finger is 1×15μm².The maximum oscillation frequency(f_max) is 325 GHz and the breakdown voltage BV_CBO is 10.6 V,which are to our knowledge both the highest f_max and BV_cbo ever reported for InGaAs/InP DHBTs in China.The high speed InGaAs/InP DHBT with a high breakdown voltage is promising for submillimeter-wave and THz electronics.     

0.1～325GHz频段InP DHBT器件在片测试结构建模

给出了InP DHBT器件在片测试用到的开路和短路结构的等效电路模型.模型拓扑结构基于物理结构建立,并对其在亚毫米波段的高频寄生进行相对完整的考虑.模型的容性和阻性寄生采用解析提取技术,从开路结构低频测试数据中获取.模型的高频趋肤效应采用传统物理公式计算初值,并结合短路测试结构的低频解析提取结果对计算公式进行修正,使其适用于实际测试结构建模.模型拓扑结构和参数提取方法,采用0. 5μm InP DHBT工艺上设计所得开路、短路测试结构进行验证.模型仿真和测试所得S参数在0. 1～325 GHz频段内吻合地很好.     

一种包含热效应的InP DHBT大信号模型及其Verilog-A实现

A large signal model for InP/InGaAs double heterojunction bipolar transistors including thermal effects has been reported,which demonstrated good agreements of simulations with measurements.On the basis of the previous model in which the double heterojunction effect,current blocking effect and high current effect in current expression are considered,the effect of bandgap narrowing with temperature has been considered in transport current while a formula for model parameters as a function of temperature has been developed.This model is implemented by Verilog-A and embedded in ADS.The proposed model is verified with DC and large signal measurements.     

最高振荡频率为620 GHz的0.25 μm InP DHBT器件

磷化铟双异质结双极型晶体管(InP DHBT)具有非常高的截止频率以及较高的击穿电压(相对Si/SiGe而言),适合于太赫兹单片集成电路的研制.图1和图2分别展示了南京电子器件研究所研制的101.6mm(4英寸)0.25 μm InP DHBT器件剖面图和高频性能,器件电流增益(β)为25,击穿电压(BVCEO)为4....