一种基于FPGA的嵌入式块SRAM的设计

文章中提出了一种应用于FPGA的嵌入式可配置双端口的块存储器。该存储器包括与其他电路的布线接口、可配置逻辑、可配置译码、高速读写电路。在编程状态下,可对所有存储单元进行清零,且编程后为两端口独立的双端存储器。当与FPGA其他逻辑块编程连接时,能实现FIFO等功能。基于2.5V电源电压、chart0.22μm CMOS单多晶五铝工艺设计生产,流片结果表明满足最高工作频率200MHz,可实现不同位数存储器功能。     

基于FPGA的32位ALU软核设计

介绍了一种基于可编程逻辑器件FPGA和硬件描述语言VHDL的32位ALU的设计方法。该ALU采取层次化设计方法,由控制模块、逻辑模块、加减法模块、乘法模块和除法模块组成,能实现32位有符号数和无符号数的加减乘除运算,另外还能实现9种逻辑运算、6种移位运算以及高低字节内容互换。该ALU在QuartusII软件环境下进行了功能仿真, 通过验证表明,所设计的ALU完全正确,可供直接调用。     

在嵌入FPGA的IP核8051上实现TCP／IP的设计

介绍了如何将可综合的IP核8051嵌入FPGA的基本方案,着重讨论了利用嵌入的IP核来实现简单的TCP/IP协议,从而实现远程调试的具体方法.利用该方法不但能够通过8051进行某些简单的控制而不需要改变FPGA的程序,而且还能通过8051实现TCP/IP对FPGA的远程调试.     

图像融合IP软核设计与实现

设计并实现了一种针对多聚焦图像融合算法的图像融合IP软核。在ISE环境下实现了图像融合IP软核的Verilog语言描述,之后进行了测试与评估。将融合结果与Matlab处理结果进行对比,验证了文中设计IP软核的准确性。该图像融合IP软核设计方法为其他图像融合算法的IP软核设计建立了基础。     

基于FPGA的嵌入式三态以太网的设计

采用Xilinx的ISE、EDK设计工具,利用Virtex-5 LXT芯片实现嵌入式三态以太网.主要介绍了嵌入式以太网的系统结构,在硬件设计方面,详细阐述了基于EDK的嵌入式模块设计以及MARVELL的88E1111-RCJ物理层接口芯片的外围电路设计;在软件方面,详细阐述了采用VHDL进行MAC控制器的时序控制设计和采用C++进行MicroBlaze的嵌入式模块的设计,最后给出了仿真结果.     

基于FPGA和Matlab的IP核设计方法

为了简化IP核的设计过程,本文介绍了一种基于FPGA的中值滤波算法的IP核实现方法.针对FPGA 的特点对实现方法进行了研究,从而简化了复杂算法的IP核设计问题.实验结果表明,该IP核设计方法具有设计周期短,可靠性高等特点.     

NIOS软核嵌入式技术在扩频系统中的应用

提出了一种基于嵌入式技术的新颖的扩频通信系统设计方法。该方法通过在FPGA中嵌入一个NIOS软核和一个合理的算法，便可用软核微处理器取代DSP处理器或专用扩频芯片。通过这种方式既可以节约成本又可以简化电路设计，同时也减少了通讯设备的体积。     

双端口RAM的IP软核的设计与实现

本文通过分析双CPU系统中高速数据采集存在的问题，提出了用异步双端口RAM可同时读写访问存储器的解决方案。接着对双端口RAM的内部结构及关键技术进行了阐述，讨论了双端口RAf、d的IP核的设计方法，并通过可编程的FPGA进行实现。该方法将异步RAM用FPGA内部的同步Block RAM来实现，不但充分利用了FPGA的内部资源，而且减少了因信号的毛刺而产生的读写数据错误。最后对其综合仿真结果进行了分析。     

嵌入式存储器发展现状

文章中简要介绍了嵌入式存储器技术发展历程,详细地介绍了基于标准工艺上嵌入式存储器的技术     

8位高速微控制器IP软核的设计与实现

本文介绍了一种8位高速微控制器IP软核的设计,该IP采用哈佛总线和二级流水线,指令集与PIC16F676兼容。本文按照自顶而下的设计流程,首先定义了该MCUIP核的顶层功能和体系结构,然后对各单元模块进行了详细的设计,讲述了IP软核的设计方法及其仿真验证,并对该微控制器的读/写时序进行了分析。     

数字水印技术在软IP核保护中的应用

电路软核因费用较低和使用灵活而得到越来越多的应用,但目前的大部分加密方式不适合软核.介绍了一种适用于软IP核设计开始时采用的数字水印嵌入方法,并以4-2编码器为例说明数字水印嵌入软核的方法,并对水印化后电路的性能和开销进行了分析和实验.     

基于FPGA的嵌入式程控数字滤波器的实现研究

提出了一种程控数字滤波器的FPGA实现方法.以FIR数字滤波器为例,通过在单片FPGA芯片中构建嵌入式微处理器,加入系数可配置FIR滤波器等功能模块实现了频谱可控的程控数字滤波器.通过Modelsim后仿真和在Xilinx公司XUPV5-LX110T开发板上进行的实际测试,结果表明本文提出的方法是可行的.     

以太网MAC层IP软核设计方法研究

主要论述了在SOC产品开发中如何设计以太网MAC层IP软核.针对目前以太网MAC层IP软核设计的实际情况,分析了三种常用的IP软核设计方法的优缺点,提出了一种改进的U型IP软核设计方法.并运用此方法先对以太网MAC层IP软核进行层次化的自顶而下设计,再对其进行自底而上地实现与集成,最后得到该IP软核整体.经过对该软核的测试与结果分析,验证了其能够实现以太网MAC层协议功能,达到了设计目标.该研究将对今后的以太网MAC层IP软核及相关产品开发具有重要的参考价值.     

SRAM型FPGA中SEM IP核的验证与自动注错方法

星载设备长时间工作在空间环境中,宇宙中的带电粒子会造成器件功能异常,产生存储器软错误,严重时会损坏硬件电路.为模拟辐照环境对器件的影响,利用Xilinx公司的软错误缓解(SEM)控制器IP核,搭建了基于Xilinx Kintex-7的验证与测试平台,完成对SEM IP核的功能验证.为提高测试效率,设计了基于上述平台的自动注错方法.经过验证,该方法能够达到预期的帧地址覆盖率.实验结果表明,SEM IP核具备软错误注入与缓解功能,自动注错方法有利于此IP核的实际应用.     

基于EDK的高速数据收发嵌入式用户IP核设计

介绍了基于FPGA嵌入式系统的多通道高速数据收发模块的用户IP核设计。在Xilinx公司的ISE开发工具中,用FPGA器件中的硬核RocketIO及软核FIFO设计用户逻辑;使用嵌入式开发工具EDK封装成可在FPGA嵌入式系统中使用的用户自定义IP核,最后通过实际测试验证了该方法的实效性。     

线性调频信号基于FPGAIP核的脉冲压缩设计

为实现线性调频信号的数字脉冲压缩,设计一个FPGA硬件平台,并着重提出一种基于FPGAIP核的脉冲压缩设计方法。针对脉冲压缩进行了理论分析和Matlab仿真,设计完成后对系统软、硬件进行了全面测试,并根据实测数据对脉冲压缩结果进行了分析。结果表明,该系统可实现1024点的脉冲压缩功能,主副瓣比、主瓣宽度等指标与理论仿真结果一致。该方法的参数设置灵活,可以简化软件设计,缩短研发周期。     

嵌入式SoC中PWM IP核的设计实现

利用PWM可以简单方便地扩展语音功能.系统阐述了一种用于嵌入式SoC中的PWM IP核的功能和结构,采用Verilog硬件描述语言实现各子模块的设计,利用VCS工具进行仿真和验证,并详细介绍了录音回放模式的FPGA板级测试过程.该PWM IP核主要用于产生高质量的声音和音调,已经成功应用于一款嵌入式微处理器芯片中,并通过实际的流片和测试.     

高频FPGA设计技术

现场可编程门阵列（FPGA）是电子领域内极为关键的技术，而大容量、高频FPGA设计则是FPGA的设计瓶颈。文章分别从节省逻辑资源、提高工作频率和创造外部环境等方面举例说明如何运用这些技术。     

信号模拟设备中的FPGA重配置设计

介绍了一种现场可编程门阵列（FPGA）重配置设计,详细讲解了其软硬件设计以及具体实现方法,为信号模拟设备的多功能集成提供了一种解决方案。     

基于FPGA的参数化时域脉冲压缩IP核的设计

数字脉冲压缩技术在现代雷达中已得到广泛应用,但不同雷达的参数各不相同,脉压处理电路也各不相同,因而使脉压电路的通用性甚差。该文介绍了一种基于现场可编程门阵列（FPGA）的参数化时域脉;中压缩IP核的设计方法。用该方法设计的脉冲压缩IP核通过参数化方式．使电路能适应脉冲压缩工作模式数、最大处理点数、输入数据率、数据／系数的宽度、乘法器流水级数及各种工作模式的对称性的改变,从而使脉压电路的通用性大为增强。