块匹配运动估计VLSI结构研究与进展

块匹配运动估计是视频编码器中的计算量和存储访问最密集的模块,为了满足实时编码的需求常用VLSI结构实现.本文对块匹配运动估计的VLSI结构作了系统的总结,并提出了改进的方向.     

一种全搜索块匹配运动估计VLSI结构

提出了一种新的两维全搜索运动估计VLSI结构。该结构基于两维脉动阵列,能够完全实现两维数据重用,减少了对外部存储器数据量的访问,具有100%的硬件效率和高吞吐率。该结构也可以很容易地应用于不同块尺寸、不同的搜索范围的全搜索块匹配运动估计,具有通用性。     

一种极低码率视频压缩编码算法的VLSI结构

本文提出了一种基于分类矢量量化的极低码率视频编码算法及其ＶＬＳＩ结构,它结合了四叉树分割,分类矢量量化算法,变块大小运动估计等多种算法,在获得较高压缩率同时,又克服了低码率图像编码算法中常见的边缘细节模糊的缺陷,同时,本算法在保留了矢量量化解码顺简单的优点的同时,并给出了一种易于ＶＬＳＩ实现的编码器结构,其中运动估计电路可和矢量量化器共用处理器阵列,从而减少了编码器的电路规模。’     

空时相关多分辨运动估计算法

本文提出了一个新的序列图象运动矢量估计算法：空时相关多分辨运动估计算法，充分利用运动矢量场在空域相邻块，时域物体运动和分层父子块之间的相关性降低运动搜索范围。达到比三步法还要少的搜索次数，运动补偿增益和运动矢量熵均比三步法有明显改善。     

用于H.264/AVC的D级数据重用整数运动估计VLSI结构

本文提出了一种用于H.264/AVC的D级数据重用整数运动估计VLSI结构.提出的结构是在一种固定块尺寸运动估计VLSI结构基础上,利用交叉网络实现变块尺寸的计算,使用多bank的存储器组织方式,使片上存储器的读写规则简单,易于处理不同搜索范围和不同尺寸的视频的运动估计.提出的运动估计结构用Verilog HDL描述,使用HJTC 0.18μm工艺,用Synopsys DC做了逻辑综合.相比现有结构,该结构由于增加片上存储器,因此数据重用率高,大大降低了存储带宽需求;另外数据吞吐率高,能够满足高性能视频编码需求.     

空时相关多分辨运动估计算法

本文提出了一个新的序列图象运动矢量估计算法:空时相关多分辨运动估计算法,充分利用运动矢量场在空域相邻块,时域物体运动和分层父子块之间的相关性降低运动搜索范围。达到比三步法还要少的搜索次数,运动补偿增益和运动矢量熵均比三步法有明显改善.     

一种基于UMHexagonS运动估计的优化算法

视频编码系统在不断提高编码质量的同时,也提高了其复杂性。运动估计时间要占到编码时间的80%左右。在对H.264/AVC中运动估计的UMHexagonS算法进行研究和分析的基础上,在动态搜索范围、非对称十字搜索、5×5小矩形搜索、非均匀多层次六边形搜索和小菱形搜索等方面进行了改进。通过对不同测试序列的实验证明,新算法与UMHexagonS算法相比,在图像质量和码率基本不变的前提下,运动估计时间上有了明显减少,从而大大缩短了编码时间。     

基于运动矢量插值的运动补偿算法

本文首先研究了相关性约束运动估值算法，然后提出了基于运动矢量插值的运动估值算法，实验表明新算法的预测性能明显一比传统块匹配运动估值算法（ＢＭＡ）好，而且预测图象的主观质量得到显著改善。     

一种低资源消耗的运动估计VLSI实现算法

现有的VLSI(verylarge scale integration)视频编码芯片多使用全搜索运动估计(ME)方法,且没有搜索中心偏移(CB)的并行实现方法。本文提出一种适合VLSI的H.264、AVS CB并行搜索方案,减少搜索点数量,降低逻辑资源的消耗,并且使用预测高概率区域的方法,保证ME精度。实验表明,本方法具备较好的率失真性能。在现场可编程门阵列(FPGA)平台上实现了本算法,逻辑综合的数据表明,硬件资源消耗降低了64%。本算法可应用于标清和高清电视(HDTV,hign-definition television)视频编码器。     

一种新的算法可编程的运动估计协处理器

本文针对块匹配运动估计快速搜索算法的要求,设计了一种算法可编程的运动估计及运动补偿协处理器。该协处理器设计采用软硬件协同处理结构。灵活的指令集和高效的硬件并行执行单元相结合,使得该协处理器具备可编程处理器结构及树形结构运动估计VLSI结构的优点,可以兼顾运动估计算法高处理效率和灵活性的要求。设计的协处理器不拘泥于某种快速搜索算法,通过改变内部程序代码,可以实现多种快速运动估计算法,包括TSS、DS、HEXBS、MVFAST、EPZS等,同时具备很强的可扩展性。与同类设计相比,本设计具有高效、灵活、算法可配置的特点,同时设计消耗的硬件资源也大幅减小。     

适于运动估值VLSI实现的改进的树结构

文中给出了一种用于实现多分辨率运动估算算法后阶段任务的改进的树结构。在一个简单的RISC类型核控制下,它能够完成整个运动估值过程中除粗分辨率精度运动矢量搜索之外的所有后阶段子任务。包括运动矢量优化（搜索）在内的多任务是通过二叉树最底层叶节点上的多功能处理单元和可以拆分成子树的加法树来实现的。此外,运算单元寄存器堆的设计使能在二维方向上复用图像数据,完全避免了同一类数据从存储器中重复读取,从而实现了最小的存储器访问带宽,并有助于减小存储功耗。     

一种搜索形状可变的快速运动估计算法

本文提出了一种以菱形和六边形联合搜索为基础的搜索形状可变(ＶＳＳ)的运动估计快速算法,何用于Ｈ．２６３、ＭＰＥＧ２、ＭＰＥＧ４中的视频编码。试验结果表明,在获得与现有ＴＳＳ、ＮＴＳＳ、４ＳＳ和ＤＳ等快速算法相当的图像质量和信噪比的情况下,该算法有效减少了搜索次数,提高了搜索效率,尤其对于中大运动量的视频图像运动估计效果更为明显。     

运动估计中一种基于分级搜索的快速菱形算法

文章在分析菱形算法的基础上，设计了一种区分出运动剧烈和缓慢的视频帧分析方法．在此基础上针对大部分的运动缓慢帧提出了一种新的搜索模板。实验结果表明，该方法同菱形搜索算法相比．可在基本不降低搜索效果的情况下极大的提高搜索效率。     

VLSI Architecture Design of Fractional Motion Estimation for H.264/AVC

The H.264/AVC Fractional Motion Estimation (FME) with rate-distortion constrained mode decision can improve the rate-distortion efficiency by 2–6 dB in peak signal-to-noise ratio. However, it comes with considerable computation complexity. Acceleration by dedicated hardware is a must for real-time applications. The main difficulty for FME hardware implementation is parallel processing under the constraint of the sequential flow and data dependency. We analyze seven inter-correlative loops extracted from FME procedure and provide decomposing methodologies to obtain efficient projection in hardware implementation. Two techniques, 4×4 block decomposition and efficiently vertical scheduling, are proposed to reuse data among the variable block size and to improve the hardware utilization. Besides, advanced architectures are designed to efficiently integrate the 6-taps 2D finite impulse response, residue generation, and 4×4 Hadamard transform into a fully pipelined architecture. This design is finally implemented and integrated into an H.264/AVC single chip encoder that supports realtime encoding of 720×480 30fps video with four reference frames at 81 MHz operation frequency with 405 K logic gates (41.9% area of the encoder).

一种基于生物地理优化的快速运动估计算法

为了提高视频编码中运动估计的性能,该文提出了一种新的基于生物地理优化的快速运动估计算法。该算法以运动矢量的特性为基础,通过生物地理优化算法的迁徙和变异操作搜索全局最优解,克服了以往快速搜索算法容易陷入局部最优的缺点,同时采用了早期和迭代终止策略,进一步简化运算复杂度。实验表明,该算法的整体性能高于以往快速搜索算法,可以有效兼顾搜索精度和速度的要求。由于实现简单和适用面广,该算法能满足实时视频编码的需求。     

一种多级运动估值VLSI结构的设计

提出了一种新的多级运动估值器的结构 ,它支持低比特视频编码器的高级预测模式 ,如H.2 63和 MPEG- 4。该 VLSI结构的所有级别中共用一个基本的搜索单元 ( BSU) ,减小了芯片尺寸。另外 ,由于它为计算 8× 8块的绝对误差和 SAD提供了一种对存储器数据流的控制电路 ,因此 ,对于高级预测模式 ,可同时获得 1个宏块运动矢量和每个宏块中的 4个子块运动矢量。这种尺寸较小的运动估值电路可以获得与全搜索块匹配算法 ( FSBMA)相似的编码效果     

高性能并行比特变换运动估计硬件架构设计

为了满足便携式实时全高清视频的处理要求,该文基于1维源像素线性阵列,提出一种新的多宏块并行比特变换运动估计结构,克服以往2维阵列消耗资源较多且延时大的不足。该文结构易于并行扩展且更为节约资源,进一步还针对脉动胞元和数据存储器这两个系统瓶颈进行优化设计。FPGA实现结果表明,与同类设计相比,该文设计在面积和速度上均有改善,LUTs资源节约43%,DFFs资源节约25%,BRAMs数目节约75%,性能提升32%。     

一种减少块匹配运动估值象素点的方法

在分析了块匹配运动估值模型的基础上，指同处于块中央的象素眯在块匹配时作用 小，最了一种减少块匹配运算象素的方法。不仅如此，提出的方法可与任一基于减少匹配次数的快速算法相结合，从而得到各种事型的块匹配快速算法。最后试验结果，提出了的方法是有效的。     

一种快速高效MPEG-4运动估计硬件结构的研究和实现

提出一种高度并行和多流水线处理的硬件结构,实现MPEG-4视频部分的全搜索块匹配运动估计算法.该硬件结构能实时地通过全搜索块匹配运动估计算法来搜索每个像素块最佳匹配运动向量,具有计算速度高、运动向量准确、较少的内置存储器要求、低运行时钟和低功耗等诸多优点,从而可满足移动视频业务和高清晰视频业务的需求.该硬件结构基于富士通的CE66库实现.