硅通孔互连技术的开发与应用

随着三维叠层封装、MEMS封装、垂直集成传感器阵列以及台面MOS功率器件倒装焊技术的开发,硅通孔互连技术正在受到越来越广泛的重视和研究。本文叙述了几种硅通孔互连的制造方法,及其应用。最后,进一步阐述了硅通孔互连中几项关键技术的研究现状以及存在的挑战。     

硅通孔互连技术的开发与应用

随着三维叠层封装、MEMS封装、垂直集成传感器阵列以及台面MOS功率器件倒装焊技术的开发,硅通孔互连技术正在受到越来越广泛的重视和研究。文中叙述了几种硅通孔互连技术的制造方法,以及它们在三维封装、MEMS封装、高密度硅基板、垂直集成传感器阵列和台面MOS功率器件等方面的应用。最后,进一步阐述了硅通孔互连中几项关键技术的研究现状以及存在的挑战。     

应用于三维封装中的硅通孔技术

随着集成电路日新月异的发展,当半导体器件工艺进展到纳米级别后,传统的二维领域封装已渐渐不能满足电路高性能、低功耗与高可靠性的要求。为解决这一问题,三维封装成为了未来封装发展的主流。文章简要介绍了三维封装的工艺流程,并重点介绍了硅通孔技术的现阶段在CSP领域的应用,以及其未来的发展方向。     

硅通孔尺寸与材料对热应力的影响

通过有限元分析研究了单个硅通孔及两片芯片堆叠模型的热应力。采用单个硅通孔模型证实了应力分布受填充材料(铜,钨)的影响,提出钨在热应力方面的优越性,确定了硅通孔尺寸(通孔直径、深宽比等因素)与热应力大小间的对应关系。为寻找拥有最佳热应力的材料组合,采用两片芯片堆叠的二维模型,对常用材料的组合进行了仿真分析,发现以二氧化硅为隔离层,钨为填充金属,锡为键合层的模型具有最理想的热应力特性,此外,铜、ABF以及锡的组合也表现出良好的热应力特性。     

3D封装与硅通孔(TSV)工艺技术

在IC制造技术受到物理极限挑战的今天,3D封装技术越来越成为了微电子行业关注的热点。对3D封装技术结构特点、主流多层基板技术分类及其常见键合技术的发展作了论述,对过去几年国际上硅通孔（TSV）技术发展动态给与了重点的关注。尤其就硅通孔关键工艺技术如硅片减薄技术、通孔制造技术和键合技术等做了较详细介绍。同时展望了在强大需求牵引下2015年前后国际硅通孔技术进步的蓝图。     

硅通孔在LED封装中的应用专利技术综述

本文主要从专利视角对硅通孔在LED封装中的应用进行了统计分析,总结了与硅通孔在LED封装中应用相关的国内外专利的申请趋势、主要申请人分布,并对重点技术的发展路线进行了梳理.     

三维叠层DRAM封装中硅通孔开路缺陷的模拟

采用硅通孔(TSV)技术的三维堆叠封装,是一种很有前途的解决方案,可提供微处理器低延迟,高带宽的DRAM通道.然而,在3D DRAM电路中,大量的TSV互连结构,很容易产生开路缺陷和耦合噪声,从而导致了新的测试挑战.通过大量的模拟研究.本文模拟了在三维DRAM电路的字线与位线中出现的TSV开路缺陷的故障行为,它作为有效...     

一种用于先进封装的圆台硅通孔的刻蚀方法

在集成电路的制造阶段延续摩尔定律变得越发困难,而在封装阶段利用三维空间可以视作对摩尔定律的拓展。硅通孔是利用三维空间实现先进封装的常用技术手段,现有技术中对于应用于CMOS图像传感器件封装的圆台硅通孔,采用的是在顶部不断横向刻蚀的方式实现的,不利于封装密度的提高,且对于光刻设备的分辨率有一定的要求。针对现有技术中的问题,一种严格控制横向刻蚀尺寸（仅占原始特征尺寸的3%～12%）的圆台硅通孔刻蚀方法被研究探索出来。该方法通过调节下电极功率（≤30 W）,获得了侧壁角度可调（70°～88°）、通孔底部开口尺寸小于光刻定义特征尺寸的圆台硅通孔结构。这一方法有望向三维集成电路领域推广,有助于在封装阶段延续摩尔定律。     

硅通孔三维封装技术研究进展

芯片叠层封装能够大幅提高集成度,硅通孔技术是集成电路三维封装的发展方向.但是随着封装密度增加功率密度增大,对散热的要求也愈加迫切.对芯片散热的最新进展进行了介绍,着重研究了微管液体冷却技术,在讨论了相关模型的基础上,对微管的制备方法进行了分析.     

高深宽比硅通孔检测技术研究

由于SEM显微镜、FIB显微镜检测高深宽比硅通孔耗时、费用高,研究了垂直扫描白光干涉技术检测硅通孔的可行性。设定刻蚀/钝化时间比率,改变深硅刻蚀功率和刻蚀时间,获得不同深度和侧壁粗糙度的硅通孔,并用垂直扫描白光干涉技术进行检测。研究结果表明垂直扫描白光干涉技术可以观察硅通孔的形状、测量侧壁粗糙度、精确无损测量硅通孔深度,可以替代SEM、FIB检测方法。     

Development of three-dimensional chip stacking technology using a clamped through-silicon via interconnection

This study aims at developing an advanced clamped through-silicon via (C-TSV) interconnection technology for three-dimensional (3D) chip-to-chip or chip-to-wafer packaging. The special features of the C-TSV technology include (1) the proposal of metal caps on the pads of the chip to form a nearly symmetric double-side-metal-cap structure that firmly clamps the vias on the chip, (2) the employment of a temporary conductive layer on the active side of the wafer as a seed metal layer during the electro-plating of metal caps, and (3) the introduction of a “via first redistribution” (VFR) concept in the C-TSV process for heterogeneous 3D integration and maximal performance. Basically, the metal caps can act as a bonding layer for 3D chip stacking and also a protection stopper for backside drilling. The blind vias are created using a proven low-cost laser drilling process through the wafer backside with a laminated insulation layer on the via-hole wall. Unlike the typical TSV process, the present technology has no need to carry out the seed layer deposition and photo processes to facilitate the via-hole filling with metal through electro-plating, thus being more cost-effective. Besides, because of the structural symmetry and also the tightly-clamped via structure, it can potentially yield better bonding reliability for stacked chip bonding. To demonstrate the effectiveness of the C-TSV structure for wafer-level 3D integration, feasibility study of the implementation of the novel process and mechanics comparisons of these two 3D chip stacking structures under thermal loading through finite element (FE) stress simulation are made. At last, both the thermal humidity (TH) test of 85 °C/85%RH and the 288 °C solder dipping test are carried out to demonstrate the interconnect reliability and the interface quality of the 3D interconnect technology.     

快速硅通孔（TSV）填充方法

本文提出了一种新的快速低成本硅通孔填充方法。使用该方法,直径为100微米的铜芯焊球被用于硅晶圆上直径110微米、深度150微米的孔的填充。晶圆级孔填充可以在几秒内完成,速度远快于传统填充技术,大大降低了工艺成本。通过对焊料、铜和铜芯焊料三种不同金属材料填充的硅通孔的热机械性能的有限元仿真分析,结果显示在热循环过程中,使用铜芯焊料填充的硅通孔产生的热膨胀和热应力比使用焊料填充的硅通孔更小,从而表明该方法较焊料填充硅通孔具有更高的热机械可靠性。     

三维激光扫描技术在新疆地区的发展及应用现状分析

三维激光扫描技术是近年来国际上测绘行业快速发展起来的一项高新技术,其原理是通过激光测距原理(包括脉冲激光和相位激光)快速的扫描被测物体,整个过程不需要反射棱镜便可以直接获得高精度的扫描点云数据,即时快速的测出目标物体的三维空间坐标值.本文主要针对目前新疆地区该项技术的发展及应用现状展开分析,以期该技术可以在更多领域发挥其作用.     

铜线键合技术的发展与挑战

铜线键合技术近年来发展迅速,超细间距引线键合是目前铜线键合的主要发展趋势.介绍了铜线键合的防氧化措施以及键合参数的优化,并从IMC生长及焊盘铝挤出方面阐述了铜线键合的可靠性机理.针对铜线在超细间距引线键合中面临的问题,介绍了可解决这些问题的镀钯铜线的性能,并阐述了铜线的成弧能力及面临的挑战.     

A copper/polyimide Metal-base packaging technology

A unique substrate MCPM (Mitsubishi Copper Polyimide Metal-base) technology has been developed by applying our basic copper/polyimide technology.¹ This new substrate technology MCPM is suited for a high-density, multi-layer, multi-chip, high-power module/package, such as used for a computer. The new MCPM was processed using a copper metal base (110 × 110 mm), full copper system (all layers) with 50-μm fine lines. As for pad metallizations for the IC assembly, we evaluated both Ni/Au for chip and wire ICs and solder for TAB ICs. The total number of assembled ICs is 25. To improve the thermal dispersion, copper thermal vias are simultaneously formed by electro-plating. This thermal via is located between the IC chip and copper metal base, and promotes heat dispersion. We employed one large thermal via (4.5 mm^?) and four small vias (1.0 mm^?) for each IC pad. The effect of thermal vias and/or base metal is simulated by a computer analysis and compared with an alumina base substrate. The results show that the thermal vias are effective at lowering the temperature difference between the IC and base substrate, and also lowering the temperature rise of the IC chip. We also evaluated the substrate’s reliability by adhesion test, pressure cooker test, etc.     

双光子激光三维微细加工及信息存储技术

利用具有极高脉冲光强的飞秒激光器和对光束进行强聚焦的显微镜装置可以制造具有亚微米精度的三维微器件以及进行三维高密度信息存储。文本介绍了自行开发的双光子微细加工系统以及三维高密度信息存储系统 ,以及用该系统进行三维光学微细加工及三维光学信息存储的实验情况 ,给出了部分利用已建立的加工系统所获得的初步实验结果     

毫米波无线通信发展趋势及技术挑战

未来无线通信系统面临传统频谱资源短缺与无线业务需求爆炸性增长的瓶颈问题,拥有丰富可用频谱资源的毫米波通信成为下一代无线宽带蜂窝通信的有效选择.然而,传输路径损耗大、氧气及水分子吸收严重等特性给毫米波通信带来了极大挑战,需寻求不同于低频段无线通信的技术途径.在分析毫米波传输特性后,对毫米波通信技术研究进展、射频前端进行了比较全面的分析,并比较深刻地剖析了毫米波通信的技术挑战,同时提出相应的研究方向.     

电子封装技术发展现状及趋势

现今集成电路晶圆的特征线宽进入微纳电子时代,而电子产品和电子系统的微小型化依赖先进电子封装技术的进步,封装技术已成为半导体行业关注的焦点之一。主要介绍了近年来国内外出现的有市场价值的封装技术,详细描述了一些典型封装的基本结构和组装工艺,并指出了其发展现状及趋势。各种封装方法近年来层出不穷,实现了更高层次的封装集成,因而封装具有更高的密度、更强的功能、更优的性能、更小的体积、更低的功耗、更快的速度、更小的延迟、成本不断降低等优势,其技术研究和生产工艺不可忽视,在今后的一段时间内将拥有巨大的市场潜力与发展空间,推动半导体行业进入后摩尔时代。     

Electrochemical investigations for copper electrodeposition of through-silicon via

This study uses electrochemical techniques with a rotating disk electrode (RDE) to investigate the effects of Cu²⁺ concentration and additives on electrodeposition of through-silicon vias (TSV). The plating bath with both PEG and SPS has an obvious suppression effect on Cu-RDE with a thin boundary layer from −350 to −634 mV (vs. Hg/Hg₂SO₄) and a wide potential range for the via-filling operation. The impedance and potentiodynamic scans show the adsorption of small molecule SPS is more stable than PEG, and the effect of PEG or SPS depends on the thickness of boundary layer obviously only in Tafel region. This study obtained high filling powers in both deep and shallow vias using the plating bath of 50 g/L Cu²⁺, and TSV filling in wafer-segment scale, with 20 μm via diameter and 100 μm via depth, verifies the performance predicted by the electrochemical techniques.     

基于相机实拍的高分辨集成成像三维显示技术的研究

为了实现高分辨率集成成像三维显示,设计了一种基于数码相机实拍的集成成像高分辨率图像采集系统,给出3D图像的深度范围;对实、虚显示模式的图像分辨率进行分析研究。基于集成成像原理用数码相机进行高分辨率的图像采集,由微透镜阵列节距、焦距、物距等参数计算出显示分辨率与显示深度,结合计算机进行图像处理,通过高精度打印图像并与微透镜阵列粘合的方法进行实验验证,给出拍摄参数和显示参数并与传统视差显示模式和集成成像的聚焦显示模式进行比较。在参数匹配较好的情况下,集成成像实、虚显示模式的图像分辨率优于聚焦显示模式和传统视差显示模式,并可采用较宽节距的微透镜阵列,验证了集成成像实、虚显示模式下可实现高分辨率的三维显示。通过集成成像高分辨率图像采集,并以实模式、虚模式显示模式,可获得高分辨率的集成成像三维显示。