一种新型高阶两通道时间交织∑△调制器系统结构

为了减小两通道时间交织∑△调制器中通道之间系数失配引起的折叠噪声,提出了一种新型的高阶两通道时间交织∑△调制器的系统结构．通过在传统噪声传递函数（NTF）中增加一个奈奎斯特频率处的零点,得到了一种新的NTF．新增的零点减小了NTF在高频处的幅值,从而能够减小两通道时间交织调制器结构中由于系数失配引起的折叠噪声．以实现新NTF的单通道单环4阶3位前馈分布型∑△调制器结构为原型,利用多抽样率系统和块数字滤波器基本原理,得到其对应的两通道时间交织系统结构．在两个通道的系数存在1％的失配条件下,调制器的信号噪声失真比只降低了3．1dB,这表明系数失配对该调制器的性能影响很小．     

一种新型高阶两通道时间交织ΣΔ调制器系统结构

为了减小两通道时间交织∑Δ调制器中通道之间系数失配引起的折叠噪声,提出了一种新型的高阶两通道时间交织∑Δ调制器的系统结构.通过在传统噪声传递函数(NTF)中增加一个奈奎斯特频率处的零点,得到了一种新的NTF.新增的零点减小了NTF在高频处的幅值,从而能够减小两通道时间交织调制器结构中由于系数失配引起的折叠噪声.以实现新NTF的单通道单环4阶3位前馈分布型∑△调制器结构为原型,利用多抽样率系统和块数字滤波器基本原理,得到其对应的两通道时间交织系统结构.在两个通道的系数存在1%的失配条件下,调制器的信号噪声失真比只降低了3.1 dB,这表明系数失配对该调制器的性能影响很小.     

一种新型级联∑△调制器系统结构

针对传统高阶级联∑△调制器结构电路复杂和对运算放大器的增益和线性度要求较高的缺点,提出了一种新型的2-3两级5阶多位量化器级联EA调制器系统结构.该结构的第1级采用2阶多位量化器的低失真∑△调制器结构,减小了运算放大器的非线性有限增益对调制器性能的影响.第2级采用信号传递函数等于单位增益的单环3阶∑△调制器,而不是传统级联结构中1阶或2阶∑△调制器,降低了电路的复杂程度.系统仿真结果表明:在最大增益为70 dB的非线性运算放大器增益、±0.2%的随机数模转换误差的非理想条件下,该调制器的最大信号噪声失真比能够达到95 dB.     

一种新型的∑△调制器行为级设计方法

介绍了一种新型的∑△调制器行为级设计方法.它分别设计∑△调制器噪声传输函数的零极点,并运用噪声功率增益作为稳定性参量来判断所设计的噪声传输函数的稳定性;同时,论文中还给出了物理实现调制器的内部积分器实现的方法,并推导出了通用∑△调制器状态变量缩放的解析公式.     

非理想∑△调制器的概率性质

本文提出了一种推导∑△调制器输出等于逻辑１的概率方法，并研究了非理想因素对概率特性及∑△比特流信号处理的影响。     

∑-△调制器信噪比的优化

通过对∑-△调制器线性模型的分析,提出了一种∑-△调制器信噪比的优化方法,经Matlab仿真验证表明此方法是可靠的。     

最优化∑-△调制器的设计与仿真

对怎样提高∑-△调制器的性能,做了详细的理论推导。并运用推导结果,综合考虑硬件电路的实现难易,设计了较高信噪比的5阶1位∑-△调制器。并用matlab中的Delta-Sigma工具箱对所设计的∑-△调制器进行编程仿真。仿真结果表明,当采样率取64,通过对结构的设计和改进,实现了较高的信噪比。     

一种新型级联ΣΔ调制器系统结构

针对传统高阶级联ΣΔ调制器结构电路复杂和对运算放大器的增益和线性度要求较高的缺点,提出了一种新型的2-3两级5阶多位量化器级联ΣΔ调制器系统结构.该结构的第1级采用2阶多位量化器的低失真ΣΔ调制器结构,减小了运算放大器的非线性有限增益对调制器性能的影响.第2级采用信号传递函数等于单位增益的单环3阶ΣΔ调制器,而不是传统级联结构中1阶或2阶ΣΔ调制器,降低了电路的复杂程度.系统仿真结果表明：在最大增益为70 dB的非线性运算放大器增益、±0.2%的随机数模转换误差的非理想条件下,该调制器的最大信号噪声失真比能够达到95 dB.     

一种时间交织ADC的时间失配后台校准算法

利用输入信号的自相关特性设计了一种用于时间交织模数转换器(ADC)时间失配误差的自适应数字后台校准算法,该算法利用输入信号的自相关特性以及统计的方法,在后台将子通道的输出作相关运算以估计失配误差,再利用基于farrow结构的分数延时滤波器进行误差校正.误差估计部分和校准部分构成一个反馈环路,可以实现误差的实时跟踪和校正.Matlab仿真结果表明:当输入信号归一化频率为fin/fs=0.096 88时,经校准后,系统的SNR提高11dB以上,校准效果明显.该算法适用于任何类型的输入信号,且在硬件实现方面也比较简单,farrow结构实现的滤波器只用3~5阶就可以满足校准精度要求,特别适用于工程实现.     

一种基于双采样、噪声耦合技术的多标准带通△∑调制器设计

提出一种新型的应用于数字中频接收机的开关电容带通△∑调制器架构,该架构基于前馈结构,利用双采样可调谐谐振器,噪声耦合技术和4比特量化器,使调制器在GSM,WCDMA和TD-SCDMA标准下都能达到高的信噪比和动态范围,3个标准的带宽分别为200 kHz,5 MHz和1.6 MHz.后仿结果显示,在0.13 μm工艺下GSM/WCDMA/TD-SCDMA的信号噪声失真比分别为84.73/59.89/65.24 dB,动态范围的仿真结果分别为87,72和82 dB.电路的采样频率为100 M.Hz,工作电压为1.2V,总功耗为16.1 mW.     

一种新型基于两通道声表面波器件的全光纤调制器

研究了多通道声表面波与光纤中传播的光导波相互作用,推导出其相应的耦合模方程.研制了一种两通道声表面波全光纤声光调制器并进行了实验,理论分析与实验结果相符合.     

一种基于高阶内模的新型自适应迭代学习算法

本文针对一类含多个时间迭代变化参数控制方向未知的非线性离散时间系统的输出跟踪问题,提出了一种基于高阶内模的新型自适应迭代学习算法.假设多个时间迭代变化参数由不同的高阶内模所生成,本文所提出的算法借鉴了模型预测控制的思想,通过构建预测输入,将获得的当次迭代预测跟踪误差作为先验知识,应用到系统输入的控制律的设计中,从而在预...     

一种应用于时间交织模数转换器的低抖动延迟锁定环

设计了一种适用于时间交织模数转换器的低抖动延迟锁定环,实现了12相时钟输出和6倍频输出功能.论文提出了一种基于信号通路切换的鉴频鉴相器,有效减小了工艺、电压、温度等对延迟锁定环性能的影响,优化了环路的抖动性能.延迟锁定环采用65 nm CMOS工艺设计,芯片面积90μm×110μm,版图仿真验证其工作频率范围40~110 MHz,电路整体功耗1.6 mW,锁定时间小于1.2μs,均方根抖动为8.1 ps,可满足模数转换器对时钟的要求.论文所采用的切换型鉴频鉴相器,相比于传统的鉴频鉴相器,其输出时钟的均方根抖动减小了19.3 ps.     

一种离散时间系统的变结构控制方法

针对离散时间系统 ,讨论了利用离散趋近律设计变结构控制问题 ,分析了趋近律系数造成系统颤振的原因 ,给出改进的离散趋近律 ,并利用它设计变结构控制 .仿真结果表明 ,该方法是可行的 ,减少了系统的颤振 ,保证了闭环系统的渐近稳定性     

离散时间奇异系统的一种新型降阶观测器

通过离散时间奇异系统的一种新的受限等价分解形式,给出了系统的一种新型降阶观测器设计方法,并通过实例验证了本方法的正确性.