一种基于Brokaw带隙基准上电复位电路的设计

为了解决传统上电复位电路电源阈值电压受工艺和温度的影响,提出了以Brokaw带隙基准源为基础结构,由采样电路、电流比较电路和电平转换电路等模块组成的可实现精确复位的上电复位电路。增加带迟滞功能的设计,减小了电源噪声对输出电路的影响。采用0.5μm CMOS工艺并对电路进行仿真。结果显示该电路工作在5 V电源电压,典型工艺和温度下电源阈值为3.19 V,在不同的工艺和温度下对电源阈值的影响较小,误差范围在0.31%~4.7%。     

一种用于卫星导航接收机的上电复位电路

利用工作在亚阈值区的带隙基准源和比较器电路提供高精度的比较基准,利用电流可控制的环形振荡器和可编程数字计数电路提供低静态功耗及可编程的上电延时时间,提出了一种适用于卫星导航接收机的高精度上电复位及电源监控电路。采用SMIC 0.18μm CMOS工艺流片验证,测试表明,电路在3.3V电源电压条件下静态电流为10μA,上电复位延时时间为200~400ms,触发电平为3V±2%。     

一种高可靠性上电复位芯片的设计

为了解决传统上电复位电路二次上电时易失效的问题,提出以比较器结构为基础,由带隙基准、电阻网络和逻辑电路等组成的高可靠性的上电复位解决方案.并增加复位延时电路,进一步提高复位可靠性.使用0.6 μm双层多晶硅N阱CMOS工艺模型,利用HSpice对其功能仿真,结果表明该电路3.3 V工作电压下的阈值电压为3.08 V,复位延时时间为100 ms,能稳定可靠地提供复位信号,可适用于电脑、微控制器以及便携式电子产品的电源监控.     

一种片内电流模比较增强型上电复位电路

介绍了一种片内电流模比较增强型上电复位电路。与传统的片内上电复位电路相比,该上电复位电路避免了二极管复位电路复位信号不彻底和基准增强型上电复位电路较复杂的缺点,利用简单的二极管箝位模块、电流模比较模块和逻辑电平迟滞模块,增强了上电复位信号,有利于后续逻辑单元的翻转。电路采用标准0.35 μm CMOS工艺进行设计和流片。芯片样品电路测试结果表明,在3.3 V电源电压下,电路工作正常,其上电复位逻辑高电平约2.3 V,比普通二极管复位电路高约0.8 V,有利于后续逻辑单元的翻转,且电路结构比基准型复位电路简单。     

一种高可靠的复位电路

介绍了复位电路的一些基本功能和一些常见的复位电路,提出了单片UP监控芯片MAX706在系统复位电路中的应用方法,最后介绍了80kV绝缘油测试仪中一种高可靠性的复位电路。     

基于施密特比较器的高可靠上电复位电路

设计了一款基于施密特比较器的上电复位电路.采用带隙基准源作为施密特比较器的输入参考电压,使电源监控电路具有更加准确的检测电压.给出一个新型结构的延时电路,与传统的RC延时电路相比,在相同的延时下减小了芯片面积.应用数字辅助延时单元,使复位脉冲宽度可控.基于VIS 0.35 μm CMOS工艺,在3.3 V电源电压下进行Cadence Spectre仿真.结果表明,在高电源纹波、上电缓慢、快速掉电/上电等极端情况下,该电路均具有较高的可靠性.     

一种能够精确检测高于带隙基准电压的上电复位电路

本文描述了一种新型的上电复位电路。该电路的基本原理是基于Kuijk带隙基准电路,并在此基础上新加入2个电阻以使其能够检测高于带隙基准电压的电源电压。本文给出了其中一种检测电平为1.64V的电路设计,其仿真结果显示：当温度从-40℃上升到125℃时,检测电平的变化小于2mV。     

一种基于0.18μm CMOS工艺的上电复位电路

介绍了一种采用0.18μm CMOS工艺制作的上电复位电路。为了满足低电源电压的设计要求,采用低阈值电压(约0V)NMOS管和设计的电路结构,获得了合适的复位电压点;利用反馈结构加速充电,提高了复位信号的陡峭度;利用施密特触发器,增加了电路的迟滞效果。电路全部采用MOS管设计,大大缩小了版图面积。该上电复位电路用于一种数模混合信号芯片,采用0.18μm CMOS工艺进行流片。芯片样品电路测试表明,该上电复位电路工作状态正常。     

一种嵌入式上电复位电路的设计与芯片实现

在芯片上电过程中,需要复位电路提供一个复位信号,保证系统正常启动。为了解决传统电路中起拉电压和复位时间较难控制等问题,提出一种利用反相器翻转电压设置起拉电压、电容控制复位时间的新型结构。该上电复位电路在MXIC0.5μm CMOS工艺上得以验证实现。测试结果表明在正负电源分别为0V和-5V的情况下,电路的起拉电平为-4.5V,复位时间为3.44ms,满足工程要求。     

一种采用新型延迟模块的上电复位电路

本文设计了一种在低电压下工作的用于射频标签的上电复位电路。此电路一方面采用了一种新型电平检测模块,可以实现精准的电平检测;另一方面采用了一种新型延迟模块,该模块可在0.8V—5V电源电压下工作,可实现100nS到1mS之间的延时;此外,为了降低功耗,电路在产生上电复位信号将利用数字电路产生一个反馈信号来关断整个电路。本文采用smic0.18um的工艺,利用cadence对其功能进行仿真,结果表明该电路可在1.2V工作电压下进行有效复位,并且可以快速的二次复位,复位脉冲宽度为20us左右,功耗极低,完全满足RFID标签的要求。     

基于电平检测的上电复位电路

目前基于延时的上电复位电路,其延时电容在掉电后,所储存的电量影响了下一次上电的延时,容易出现复位电平太窄甚至无法产生复位电平的问题;并且电源电位的上升速度,也会影响到复位电路的可靠性;针对此类问题,提出一种基于电平检测的上电复位电路,利用电源回路中本身具有的RC延迟时间作脉冲宽度,可以达到较长的复位时间;并且本电路的复位电平与工艺参数相关,能保证实际电路在复位电平消失后的可靠工作;探讨了本电路的复位特征及可靠性,并从流片结果得到验证。通过理论上的分析和实际结果的测量,本复位电路具有良好的可控性和优秀的复位能力;而且还具有较小的芯片面积。在某些情况下,还可以替代欠压检测电路。     

单片机复位电路的设计与分析

分析了目前使用比较广泛的四种单片机复位电路,为微分型、积分型复位电路建立了数学模型,提出了设计复位电路应注意的问题及提高抗干扰性的措施．     

基于CPLD的嵌入式系统复位电路设计

MPC8560处理器是基于PowerPC体系结构的嵌入式处理器,基于这种体系结构的处理器在嵌入式系统设计中会涉及到许多特殊的问题,复位电路的设计就是其中之一。CPLD在嵌入式系统设计中有着广泛的实际应用,本文根据MPC8560处理器复位模块的结构和特性,实现了基于CPLD的嵌入式系统复位电路的设计。通过VHDL语言编写时序控制程序,CPLD对时序的控制能有效地使整个系统复位,CPLD的采用提高了复位电路设计的灵活性和可扩展性,使得设计中电路简单、载板体积小、功耗低。     

一种新型无运放CMOS带隙基准电路

介绍了带隙基准原理和常规的带隙基准电路,设计了一种新型无运放带隙基准电路。该电路利用MOS电流镜和负反馈箝位技术,避免了运放的使用,从而消除了运放带隙基准电路中运放的失调电压和电源抑制比等对基准源精度的影响。该新型电路比传统无运放带隙基准电路具有更高的精度和电源抑制比。基于0.18μm标准CMOS工艺,在Cadence Spectre环境下仿真。采用2.5V电源电压,在-40℃～125℃温度范围的温度系数为6.73×10-6/℃,电源抑制比为54.8dB,功耗仅有0.25mW。     

FPGA复位的可靠性设计方法

对FPGA设计中常用的复位设计方法进行了分类、分析和比较。针对FPGA在复位过程中存在不可靠复位的现象,提出了提高复位设计可靠性的4种方法,包括清除复位信号上的毛刺、异步复位同步释放、采用专用全局异步复位/置位资源和采用内部复位。上述方法可有效提高FPGA复位的可靠性。     

用于射频标签的低功耗上电复位电路

介绍了一种用于射频标签芯片中数字逻辑部分的上电复位电路。该上电复位电路适应于低电源电压的芯片,改变MOS晶体管的参数以及延迟时间可以调节脉冲的宽度和数字门电路加宽脉冲的宽度,通过反馈管,电路能够抵抗比较大的电源电压噪声影响。电路产生上电复位信号脉冲后,通过反馈控制使能端信号关断整个电路,实现低功耗。电路采用华虹NEC公司0.13μm标准CMOS工艺流片,测试结果表明,此电路能够输出有效的脉冲信号;脉冲过后的导通电流基本为0。FPGA平台的验证表明,芯片输出的POR信号能够正确启动标签中的数字基带芯片,输出信号有效。