突发OFDM系统中同步算法的FPGA实现

根据突发OFDM系统的特点,提出了一种具有实用价值的同步实现方法。具体分析了突发OFDM系统中利用PN序列联合实现符号定时同步和小数频偏同步的算法,并阐述基于FPGA的实现过程。由Verilog HDL语言描述的同步模块由复数乘法模块,求和累加模块,比较判断模块和CORDIC模块等构成。系统采用Xilinx ISE 10.1来完成开发,同时给出了其在ModelSim SE 6.2b下的仿真结果,结果表明该方案是完全可行的。     

基于FPGA的OFDM符号同步设计及实现

正交频分复用（OFDM,Orthogonal Frequency Division Multiplex）技术作为未来移动通信系统的关键技术而成为当今无线通信领域的研究热点。但OFDM技术对频偏、定时和相位噪声敏感,较小的同步偏差即会导致系统的误码性能恶化,甚至通信失效。提出一种具有实用价值的符号同步简化算法,并详细阐述基于现场可编程门阵列（FPGA）的实现过程。仿真结果表明：该电路有较高的同步精度,通过量化及制定门限值等简化方法可有效减少对芯片资源的占用,节省传输带宽。     

基于PN序列帧的同步分析及FPGA实现

阐述了一种导频叠加的OFDM同步方法，利用具有良好的自相关性PN序列实现时偏和频偏估计。在多径信道条件下，通过Matlab仿真能较好地实现同步。然后利用Altera公司的芯片在QuartusII8．0工具平台上实现了OFDM同步的硬件设计，最后进行了电路仿真。     

L-DACS1系统定时同步的FPGA设计与实现

针对航空信道的复杂性和对信号干扰较大的问题,利用L-DACS1反向链路随机接入帧结构的特点,研究了粗定时同步与精定时同步的算法,并基于现场可编程门阵列（FPGA）在Apex-CPCI-5610通信开发板上实现了这种算法,应用于实际的项目上.测试结果表明,该方法能够精确得到定时同步的位置且系统工作稳定,能够满足L-DACS1系统的设计要求.     

L-DACS1系统定时同步的FPGA设计与实现

针对航空信道的复杂性和对信号干扰较大的问题,利用L-DACS1反向链路随机接入帧结构的特点,研究了粗定时同步与精定时同步的算法,并基于现场可编程门阵列(FPGA)在Apex-CPCI-5610通信开发板上实现了这种算法,应用于实际的项目上。测试结果表明,该方法能够精确得到定时同步的位置且系统工作稳定,能够满足L-DACS1系统的设计要求。     

OFDM水声通信系统定时同步的FPGA实现

结合水声信道和线性调频(LFM)信号的特点,采用LFM信号作为OFDM水声通信系统的定时同步信号.介绍LFM信号的产生和检测原理,并在FPGA上实现了LFM定时同步信号的产生和同步信号的检测.通过实验室水池实验,验证了该方案的可行性.     

HDTV地面广播传输中的多载波(OFDM/COFDM)调制方案

介绍了在QPSK—OFDM传输试验中，在DTT中采用OFDM，对移动信源不必采用跟踪的定向天线，取而代之的是非定向天线和较少的接收基站就可以在多径环境中取得优良的性能。OFDM调制方案可以改善移动信源电视广播传播的操作，并在大规模传播中简化中继网络。     

数字视频广播COFDM系统传输方案

本文在分析正交频分复用（OFDM）技术基本原理的基础上，进一步探讨分析了以欧洲数字视频地面广播（DVB－T）为基础的COFDM传输方案原理，指出该方案所具有的特点，为我国自行研制高清晰度数字电视地面广播提供了很有意义的参考。     

COFDM发射机信道内编码、调制及帧形成的FPGA实现

在对COFDM传输方案的MATLAB和定点C仿真的基础上,结合HDTV地面广播的性能要求,采用FPGA技术实现了信道内编码、调制与帧形成等电路,给出了硬件实现框图以及部分算法的具体实现,通过了发射机系统的联调与测试,验证了设计的合理性与可靠性.     

空频发射分集技术在TDS-OFDM中的实现

为提高在衰落信道中数字电视地面广播(DTTB)系统的传输性能,设计了在时域同步正交频分复用(TDS-OFDM)系统中发射分集技术的应用方案,并在FPGA上实现了TDS-OFDM传输系统双天线发射分集的硬件系统。为了能够快速且实时处理,发射端和接收端硬件实现均采用了流水线结构,并对硬件中的核心模块进行了多次复用以节省硬件资源。仿真结果和硬件测试表明,这种发射分集应用方案能够有效提高系统的接收性能,增加信号传输的可靠性。     

基于FPGA的OFDM系统采样钟同步

利用频域离散导频估计采样钟频偏,采用Farrow结构的数字内插滤波器完成采样钟频偏补偿,并且在充分考虑硬件可实现性下作了简化,从而实现了基于FPGA的全数字域采样钟同步模块,基于实测数据的分析表明,该模块不仅有稳定的性能,而且其模块化设计也有利于更高阶算法或多通道系统的实现。     

基于FPGA的跳频系统快速同步算法设计与实现

同步技术是跳频系统的核心。本文针对FPGA的跳频系统,设计了一种基于独立信道法,同步字头法和精准时钟相结合的快速同步方法,同时设计了基于双图案的改进型独立信道法,同步算法协议,协议帧格式等。该设计使用VHDL硬件语言实现,采用Altera公司的EP3C16E144C8作为核心芯片,并在此硬件平台上进行了功能验证。实际测试表明,该快速同步算法建立时间短、同步稳定可靠。     

基于FPGA的软件无线电同步系统设计与实现

设计并实现了一种基于FPGA的软件无线电同步系统,包括载波同步、位同步和帧同步。该同步系统可以通过设置相关参数,如Costas环中的NCO中心频率、相差计算控制参数、滤波器参数、位同步和帧同步的分频器系数即可实现较宽频率范围内的接收机同步。给出相应的仿真与实际测试,验证设计的正确性。     

基于FPGA的双激光器同步控制的实现

利用现场可编程门阵列(FPGA),设计了用于纳秒泵浦探测系统上的双激光同步控制器。将来自飞秒激光器的20 Hz同步信号二分频产生参考信号用于触发光纤光谱仪,同时根据PC机对系统的延时设置产生用于触发纳秒激光器Nd:YAG的lamp触发信号、Q-switch触发信号。介绍了双激光器同步控制器应用的纳秒泵浦探测系统原理,详细给出了具体各功能模块的设计。对实验测得的各路触发信号分析表明,本文的设计方案是可行的。     

一种基于FPGA跳频解码实现方法

跳频技术作为一种有效的抗干扰手段,广泛应用于现代雷达信号处理领域。为了准确接收到各个频率片,确定频率片的起始点,需要对接收的序列进行连续的FFT处理。目前FPGA器件厂商提供的FFT处理模块不能满足这一时序要求,这里提出了一种基于FPGA的快速连续FFT实现方法,以相对较少的硬件资源换取时序要求。实验证明,该方法能够满足时序和精度要求,同时通过了FPGA的时钟约束条件,满足工程应用的实时性要求,有一定工程应用价值。     

一种精确帧同步算法及FPGA实现

帧同步算法通过检测帧头信息,使接收机从接收数据流中提取帧起始时刻和初始频偏,以引导解调环路恢复出有效数据。本文首先简要介绍了基于相关的经典帧同步算法原理,然后分析了信道环境对相关性能的影响,最后详细描述了一种经过改进的精确帧同步算法及其FPGA实现结果。该算法综合采用了分段本地相关、分段延迟相关和动态检测门限,有效解决了在大频偏和强噪声环境下的捕获虚（漏）警问题,并通过过采样和平滑提高了帧起始时刻与初始频偏的捕获精度,使解调环路锁定更快。测试表明,该算法复杂度适中,在低信噪比、高频偏环境下也具有优异性能,适合应用于卫星通信接收机。     

DCT域数字水印算法的FPGA实现

提出一种基于DCT域的数字水印算法,并用FPGA硬件实现其中关键部分DCT变换。采用VHDL语言有效设计和实现DCT变换,分析与仿真结果表明:与软件实现相比,用FPGA实现水印算法具有高速实时处理的优点。因此,该设计是一种很有吸引力的硬件实现解决方案。     

DCT域数字水印算法的FPGA实现

提出一种基于DCT域的数字水印算法.并用FPGA硬件实现其中关键部分DCT变换.采用VHDL语言有效设计和实现DCT变换.分析与仿真结果表明:与软件实现相比.用FPGA实现水印算法具有高速实时处理的优点.因此.该设计是一种很有吸引力的硬件实现解决方案.     

定时同步与匹配滤波频域联合实现技术

为减少高速卫星通信系统运算量,提出了一种免混频的定时同步与匹配滤波联合的架构。该架构通过对滤波模块和同步模块的改进,将滤波器运算结果复用到定时同步模块中去,实现了使用一次快速傅里叶变换便完成信号的滤波和同步处理。不仅降低了系统复杂度,而且减少了运算量。理论分析和仿真实验表明,该结构在低信噪比和大时延环境下具有较好的估计性能,并且该结构通过模块间资源的复用,有效的降低了系统运算量,和Gardner算法相比,本文使用的方案可以减少大约70%的运算量,适用于高速解调系统。      

基于现场可编程门阵列的单载波频域均衡系统

利用Xilinx公司的FPGA器件,实现单载波频域均衡的算法。针对实现过程中资源消耗较多的问题,提出了基于快速傅里叶变换/逆快速傅里叶变换的突发实现方法和除法的查找表实现方法,并通过集成软件环境(ISE)软件内嵌的综合工具对整个系统进行综合,查看在使用此2种实现方法时的现场可编程门阵列内部的资源消耗,并将其与使用传统方法时的资源消耗情况进行对比,从而证实了此2种实现方法对资源的节约,同时对频域均衡系统进行了仿真,验证了方案的可行性。