一种新的一步大数逻辑译码算法

本文介绍了一种新的大数逻辑译码法——准正交一步大数逻辑译码法。它克服了大数逻辑译码法存在的对码的要求过于严格,以及应用范围小的缺点。文中给出了码的准正交的定义,给出了准正交一步大数逻辑译码的基本思想、通用Ⅰ型和Ⅱ型准正交一步大数逻辑译码器的框图和译码方法,并以(7,4)循环码为例讨论了这种译码方法,结果表明,这种译码方法拓宽了大数逻辑译码法的应用范围,对数字传输有实用意义。     

准正交L步大数逻辑译码法

本文把准正交一步大数逻辑译码推广为准正交L步大数逻辑译码,该方法放宽了对码的正交特性的要求。文中给出了码准正交于错误数字集合的定义、准正交L步大数逻辑译码的基本思想及通用译码器框图和译码方法,并以汉明码为例讨论了这种译码方法。结果表明,这种译码方法可拓宽大数逻辑译码法的应用范围,简化译码设备,具有一定实用意义。     

基于信噪比的变门限大数逻辑译码

日本数字电视ISDB标准中采用的是(273,191)差集循环码,采用改进的变门限大数逻辑译码,但这种方法在信噪比较低时具有较高的译码误指示率。为改善译码性能,该文基于(273,191)差集循环码分析了产生这种缺陷的原因,提出了一种基于信噪比的变门限大数逻辑译码方法,并对其进行了仿真比较。结果表明,改进后的算法在中低信噪比时以少量的性能损失大幅降低了更为重要的误指示率。     

基于大数分解的门限秘密共享方案

秘密共享在密钥管理的方法上是一个很重要的课题.提出秘密共享体制设计的一种新思路,首先根据大数分解的困难性设立不可逆的主密钥幂,然后通过不定方程整数解的存在性计算出结构方程特解的同组组合,再利用主密钥幂和同组组合的元素构建出恢复主密钥的子密钥,设计一个完备的（t,n）门限秘密共享方案,并对该门限方案进行安全性分析,结果显示该门限方案是无条件安全的.     

码率为2／3的大数逻辑可译二进制突发错误纠错码

采用构造码率为１／２的大数逻辑可译二进制突发错误纠错码的方法，提出了构造码率为２／３的（３ｍ，２ｍ）大数逻辑可译二进制发错误纠错码，该码能够纠正所有长度小于等于ｂ（ｂ＝［３（ｍ－１＋ｈ）／（１２＋ｈ）］，其中ｈ＋［（ｍ－１）１２／１２］）的闭环突发错，模式 由此得出构造此类码的一般方法。     

低密度奇偶校验码加权大数逻辑译码研究

针对低密度奇偶校验(LDPC)码加权大数逻辑(WMLG)译码物理意义问题,提出了一种基于最大对数最大后验概率(max-log MAP)译码的推导方法。该方法利用幂求和的对数近似表达式给出信息位的对数似然比(LLR),理论证明了WMLG译码与max-log MAP译码的等价性。仿真结果也进一步表明,与MAP译码相比,max-log MAP译码的复杂度大为降低,而译码性能的损失微乎其微。WMLG译码与max-log MAP译码的等价关系表明,基于WMLG译码的混合译码算法都可看作max-log MAP算法的改进,这对于设计LDPC码的新型混合译码算法有较好的指导作用。     

基于逻辑门限控制的汽车ABS仿真分析

为了提高制动稳定性,结合汽车ABS控制原理在MATLAB/Simulink环境下采用逻辑门限控制方式建立ABS液压控制模型,以车轮滑动率和车轮角速度作为逻辑门限参数,设定门限值,通过液压调节装置实时控制制动力的大小,防止制动时车轮抱死拖滑。为验证设计效果,同时搭建未装ABS系统的单轮汽车控制模型,在相同制动条件下进行仿真分析。结果表明:采用逻辑门限控制方式的汽车模型具有较好的实时性,制动时ABS系统可以使车轮滑动率一直维持在20%左右;与未装ABS系统的单轮汽车模型相比,制动距离缩短了13.02%。     

码率为2／3的大数逻辑可译二进制突发错误纠错码

采用构造码率为１／２的大数逻辑可译二进制突发错误纠错码的方法，提出了构造码率为２／３的（３ｍ，２ｍ）大数逻辑可译二进制突发错误纠错码，该码能够纠正所有长度小于等于ｂ（６＝［３（ｍ－１＋ｈ）／（１２＋ｈ）］，其中ｈ＝［（ｍ－１）１２／１２］）的闭环突发错误模式，并由此得出构造此类码的一般方法     

基于m序列的循环码的译码

通过分析m序列的随机特性,给出了改进的顺序移位译码器,当错误个数超过该纠错码的纠错能力时,得到了译码错误概率的计算公式,完善了基于伪随机序列的循环码的译码。     

基于变结构控制的模糊逻辑控制

在现有滑模变结构控制的基础上,引入模糊逻辑决定控制器参数.讨论了如何选择变结构滑动轨线,获得较好的系统快速性,使变结构控制的设计具有更大的灵活性和实用性.通过以矢量控制为速度环的交流伺服系统的仿真和实验结果,说明此方法是很有前途的。     

PLDPC码的相关信源联合译码系统设计与分析

为了在保证纠错性能的情况下提高相关信源联合译码(joint decoding of correlated sources,JDCS)系统的可实现性,将具有结构化特性、易于实现的原模图LDPC(protograph-based LDPC,PLDPC)码引入JDCS系统.针对传统基于原模图的外部信息转移(protograp...     

基于压缩感知重建去噪后的LDPC译码算法

针对LDPC译码前的噪声问题,提出一种基于压缩感知重建去噪后的LDPC译码算法.首先,在接收端使用CS算法对系统的接收信号进行观测,恢复,消除信道传输过程中的噪声信息;然后,将恢复信号直接作为接收信号送入LDPC的译码器.仿真计算证明,这种改进的算法能有效减少噪声影响,降低LDPC的误码率,提高系统译码性能,在码长为512时,误码率可降低到10-5,并且受稀疏度,传输速率和CS重构算法影响.对比4种CS重构的贪婪算法,SP算法得到的效果较好.     

LDPC码位翻转解码算法研究

研究了低密度奇偶校验(LDPC)码的位翻转硬判决迭代解码算法,引入接收信号作为可靠性评估,从而推导出LDPC码位翻转软判决解码算法．在软判决算法的实施过程中,提出“分类投票排队”方法,使LDPC码位翻转解码算法在复杂度略有增加但仍低于置信传播算法的情况下,性能得到改善。     

HDTV中的RS纠错译码设计

在HDTV系统中，RS编译码及算法是非常重要的，本文对目前的编码方案给出了简介，并提出了具有普适作用的译码设计方案。     

Turbo译码中SNR的即时估计

Turbo码由于其卓越的前向纠错能力在当今无线通信领域甚至有线通信领域受到了普遍的重视 ,WCDMA以及 CDMA2 0 0 0已经将其作为信道编码的关键技术。它的迭代译码过程需要 SNR的确切信息 ,以此来获得单个译码器输出的后验信息 ,因此主要探索了最终译码性能对 SNR正确性的依赖程度 ,并且提供了一种 SNR的估计方法 ,通过仿真显示出这种估计方法能够提供良好的译码性能。     

Low complexity Chase-2 decoding of concatenated codes

The concatenated codes are widely used in current communication systems, such as satellite communication systems and WiMAX system. The objective of this study was to present a low complexity iterative soft decoding algorithm for concatenated codes. The concatenation was between a Reed-Solomon (RS) code and recursive systematic convolutional (RSC) code. The reduction in computational complexity was achieved by simplifying the Chase-2 decoder for RS codes with limited usage of test patterns. The processing of soft information between inner and outer decoders was also discussed. Simulation results showed that the proposed algorithm could achieve a good trade-off between complexity and performance.     

一种极化码联合SC球形列表译码算法

为了降低极化码译码复杂度,提出了一种极化码联合SC球形列表(joint successive cancellation sphere list,JSCSL)译码算法.JSCSL译码算法结合了串行消除列表(successive cancellation list,SCL)译码和球形列表(list sphere decod...     

并行级联分组码基于相关运算的叠加反馈译码

为了获得接近LLR算法的译码性能,对译码器的输出进行简单的相关运算,并对Chase2译码算法进行适当的改进,通过将接收信息与子译码器的输出软信息进行线性叠加反馈,实现了并行级联分组码的Turbo迭代译码.仿真研究验证了算法的有效性.     

基于QR码构造的QC-LDPC码译码器设计与实现

基于平方剩余(quadratic residue,QR)码构造的准循环低密度奇偶校验(quasi cyclic low-density parity check,QC-LDPC)码的行重通常比较大,硬件实现时译码器消耗的资源也就较多。设计了一种在资源占用率和吞吐率方面较为平衡的部分并行结构的分层译码器。该译码器采用分层修正最小和算法(layered normalized min-sun algorithm, LNMSA)实现,利用部分并行结构同时处理层内连续n行;在变量节点后验概率信息的存储结构上,将连续的n个信息合并为1组,连续的2组采用2个随机存取存储器(random access memory, RAM)进行交替存储;在求取最小值和次小值时,将输入信息分为4组,再从4组中分别获取最小值比较出全局最小值和次小值,从而有效地降低了最小值和次小值比较运算的复杂度。在码长为2040、码率为0.83的码字和Xilinx Virtex-6开发板的测试环境下,译码器最大时钟频率可达166.7 MHz,吞吐量可达447.5 Mbit/s。     

一种迭代方法的RS喷泉码的编译码算法

数字喷泉编码可以解决类似广播通信等应用中因为重发带来的效率下降和时延增加等问题,而Reed-Solo-mon编码(RS码)在理论上可以作为数字喷泉码使用,但是传统的RS译码算法太过复杂,针对这个问题,提出了RS数字喷泉码的编码方案,给出了RS数字喷泉码的迭代译码算法,与传统RS译码方案相比,该方案运算量小,译码延时降低明显.仿真结果表明,采用RS数字喷泉码的系统能够明显地降低数据包的发送数量,提高系统效率.