非晶硅薄膜晶体管基于表面势的栅电容模型

基于Lambert W函数,推导出非晶硅薄膜晶体管表面势的解析解,并将其与泊松方程的数值解进行对比.结果显示:该求解大大提高了计算效率,且精确度极高.基于有效温度近似,并利用所求解到的表面势,建立器件的栅电容模型.该模型可连续、准确地描述a-Si:H TFT在所有工作区的动态特性.最后,将模型结果与实验数据进行了对比,两者拟合良好.     

多晶硅薄膜晶体管的栅电容模型

多晶硅薄膜晶体管具有独特的栅电容特性,即泄漏区中栅源电容的反常增大和饱和区中栅漏电容由于kink效应的增大.基于Meyer模型,考虑了泄漏产生效应和kink效应,对多晶硅薄膜晶体管的栅漏电容和栅源电容特性进行了建模研究.对实验数据进行拟合发现,提出的模型与实验数据符合得较好,能准确地预测多晶硅薄膜晶体管的栅电容特性.     

基于物理并适用于电路仿真的多晶硅薄膜晶体管薄层电荷模型

本文利用薄层电荷理论,建立了一个基于表面势的、物理的多晶硅薄膜晶体管(Polysilicon Thin-Film Transistors,poly-Si TFTs)的电流模型,且该模型适用于电路仿真.推导了 poly-Si TFTs 表面势的近似解法,该求解法非迭代的计算大大地提高了计算效率,且精确度高并得到实验验证.基于物理的迁移率方程考虑了晶界势垒高度,和由于声子散射与表面粗糙散射引起的迁移率退化.基于 Brews 的薄层电荷模型和上述非迭代计算表面势,本电流模型同时考虑了漏致势垒降低(DIBL)效应、kink 效应和沟道长度调制效应.对不同沟长的器件实验数据比较发现,提出的模型在很广的工作电压内与实验数据符合得非常好.同时本模型的所有方程都具有解析形式,电流方程光滑连续,适用于电路仿真器如 SPICE.     

多晶硅薄膜晶体管的表面氮钝化技术

采用N2O和NH3等离子钝化技术对多晶硅薄膜表面和栅氧表面进行了钝化处理。实验结果表明,该技术能有效降低多晶硅薄膜的界面态密度,提高多晶硅薄膜晶体管性能,二次离子质谱分析表明在p-Si/SiO界面有氮原子富积,说明生成了强的Si-N键。     

适用于非晶氧化锌薄膜晶体管的表面势紧凑模型

基于泊松方程和高斯定理,采用非迭代算法,在考虑非晶氧化锌薄膜晶体管(Amorphous zinc oxide thin film transistors,a-ZnO TFTs)带隙能态的指数带尾态和深能态的完整分布条件下,解析地建立了a-ZnO TFTs的表面势紧凑模型。与数值迭代算法的计算结果进行比较,该紧凑模型的绝对误差低至10-5 V数量级,且提高了计算效率;与其它实验拟合的陷阱态密度结果对比,进一步验证了模型的正确性。最后,提出的表面势紧凑模型可适用于a-ZnO TFTs器件漏电流模型的建构及其电路的仿真应用。     

基于表面势的多晶硅晶体管漏电流物理模型

提出了一种基于薄层电荷模型、陷阱态密度和表面势的多晶硅薄膜晶体管漏电流物理模型。模型采用非迭代的运算方法, 简单且适用于所有大于平带电压的工作区域。 考虑了包括高斯分布的深能态和指数分布的带尾态在内的陷阱分布形式, 陷阱分布参数的提取通过光电子调制谱方法实现。通过模型与现有实验结果的比较, 得到一致的符合结果。     

一种基于表面势的非晶态InGaZnO薄膜晶体管核心紧凑模型

考虑非晶态铟镓氧化锌薄膜晶体管(Amorphous InGaZnO thin film transistors,a-InGaZnO TFTs)指数分布的带尾态和深能态,基于表面势的显式解,建立了a-InGaZnO TFTs的核心紧凑模型。解析地求解泊松方程,得到表面势的显式解,与数值迭代算法的计算结果进行比较,其绝对误差小于10-5 V,且提高了计算效率;利用高斯定理与薄层电荷模型,推导漏源电流的解析解;最后对漏电流实验数据进行拟合,提出的模型与实验数据符合得较好,能准确预测a-InGaZnO TFTs的漏电流特性。提出的紧凑模型适用于电路仿真应用。     

基于表面势的非晶IGZO薄膜晶体管分析模型

报道了一种适于模拟n沟道非晶IGZO薄膜晶体管(a-IGZO TFT)的直流I-V特性的分析模型。该模型充分考虑了深能级类受主态对自由电子的捕获,并将表面势的概念引入a-IGZO TFT结构。在分析器件能带结构和载流子输运的基础上,参考Si基MOSFET中表面势模型的分析方法,利用半导体-绝缘体界面电荷的泊松方程表达,并结合能带-电压关系,导出了器件饱和区和非饱和区的I-V解析表达式。通过Matlab编程模拟了a-IGZOTFT的转移特征曲线和输出特征曲线,对文献中实验数据进行拟合发现,提出的模型与实验数据均能很好地吻合。该模型结构简明,所包含的参数物理意义明确,有很强的实用性。     

多晶硅薄膜晶体管寻址的全色液晶显示器

用激光诱导非晶硅结晶,以450℃的最高加工温度制成了多晶硅薄膜晶体管。薄膜晶体管具有迁移率高(50cm~2/V·s)阈值电压低(2V)、关断电流低(10~(-12)A)和可靠性高的特性。同时也介绍了用这种多晶硅薄膜晶体管寻址的3.5英寸的全色液晶显示器。     

CCD栅介质工艺对多晶硅层间介质的影响

CCD多晶硅交叠区域绝缘介质对成品率和器件可靠性具有重要的影响.采用扫描电子显微镜和电学测试系统研究了CCD栅介质工艺对多晶硅层间介质的影响.研究结果表明:栅介质工艺对多晶硅层间介质形貌具有显著的影响.栅介质氮化硅淀积后进行氧化,随着氧化时间延长,靠近栅介质氮化硅区域的多晶硅层间介质层厚度增大.增加氮化硅氧化时间到320 min,多晶硅层间薄弱区氧化层厚度增加到227 nm.在前一次多晶硅氧化后淀积一层15 nm厚氮化硅,能够很好地填充多晶硅层间介质空隙区,不会对CCD工作电压产生不利的影响.     

多晶硅薄膜晶体管亚阈值区准二维模型(英文)

从准二维泊松方程出发,结合多晶硅扩散和热发射载流子输运理论,建立了多晶硅薄膜晶体管亚阈值电流模型。由表面势方程及亚阈值电流方程求得包含陷阱态和晶粒尺寸的亚阈值斜率解析表达式。模型具有简明的表达式,并且在大晶粒和低陷阱态情形下可简化为传统长沟道MOSFET亚阈值区模型。仿真结果与试验数据符合得很好,验证了模型的正确性。     

An Advanced Effective Capacitance Model for Calculating Gate Delay Considering Input Waveform Effect

In deep submicron designs, predicting gate delay time is a noteworthy work for Static Timing Analysis. The effective capacitance Ceff concept is usually used to calculate the gate delay with interconnect loads. Conventionally, the input-signal to the gate is always assumed as a ramp waveform. However, the input signal is also the output of CMOS gates with interconnect loads and not the ramp waveform. Thus the simple assumption as a ramp signal results in significant influence on the delay calculation. In this paper, an advanced effective capacitance model is proposed to consider both the input waveform effect and the interconnect loads, where the nonlinear influence of input waveform is modeled as one part of the effective capacitance for calculating the gate delay. Experimental results show a significant improvement in accuracy when the input waveform effect is considered.     

基于高迁移率微晶硅的薄膜晶体管

近年来,微晶硅(μc-Si:H)被认为是一种制作 TFT 的有前景的材料.采用PECVD法,在低于200℃时制作了微晶硅TFTs,其制作条件类似于非晶态 TFTs.微晶硅 TFTs 器件的迁移率超过了 30 cm2/Vs,而阈值电压是 2.5 V.在长沟道器件(50～200 μm)中观测到了这种高迁移率.但对于短沟道器件(2 μm),迁移率就降低到了7 cm2/Vs.此外,该 TFTs 的阈值电压随着沟道长度的减少而增大.文章采用了一种简单模型解释了迁移率、阈值电压随着沟道长度的缩短而分别减少、增加的原因在于源漏接触电阻的影响.     

多晶硅薄膜晶体管RPI模型的直流参数提取

多晶硅薄膜晶体管(TFT)在有源液晶显示器中的应用充分显示了它的性能优点。对多晶硅TFT进行模型分析和参数提取是理解多晶硅TFT工作原理和指导制备的有效途径。归纳并讨论了多晶硅薄膜晶体管RPI模型直流参数的提取策略。此参数提取步骤简单,并能准确地提取所有工作区的基本直流参数,如阈值电压、漏源区串联寄生电阻、有效沟道长度、迁移率等。参数提取的方法将为RPI模型的电路仿真提供有益的参考。最后,提出了改进RPI模型参数提取策略的方向,包括提高泄漏电流参数、迁移率参数的准确度等。     

一种減少TFT显示板上闸驱动器输出电晶体应力效应的设计

为了降低 TFT-LCD 闸驱动电路中电晶体因畏期承受高的闸电压应力造成門限(Threshold)电压之劣化现象,本研究中探用双下拉结构与放电路径方式设计了一个高可靠性的 TFT-LCD 面板整合(On-panel)闸驱动电路.其中,交互道通的双下拉结构减少下拉电晶体的承力晴同;放电路径则将输出驱动电晶体高的闸极电压及時洩放.所提结构由台积电(TSMC)0.35 μm CMOS 制程技术制作之评估晶片经测试显示,门限电压的偏移量减少了近 45%,改善效果极为显著.应用到α-SiTFT-LCD 面板整合闸驱动器上,其成效当可预期.     

亚微米双层多晶硅自对准双极晶体管性能研究

本文采用亚微米工艺和自对准技术制作了发射区宽度分别为0.8μm和0.4μm的两种双层多晶硅自对准双极晶体管。其中采用的是深沟和LOCOS两种隔离联合的隔离方法;EB间自对准是通过均匀的高质量的SiNx侧墙实现的,EB结击穿电压高达4.5V;窄的发射区使得发射极多晶硅在发射区窗口严重堆积,引起了双极晶体管的电流增益增大,同时也降低了管子的速度。工艺和器件模拟显示,发射极多晶硅采用原位掺杂技术,双极晶体管的性能得到了很大的改善。