MOS集成电路电过应力损伤的模式和机理

电过应力是造成MOS集成电路损坏的主要原因.本文结合静电放电的三种模型,详细分析了MOS集成电路电过应力损伤的模式和机理.     

MOS集成电路生产过程中防静电的讨论

本文介绍了ＭＯＳ集成电路的静电击穿机理，提出了在ＭＯＳ集成电路生产过程中的一些防静电措施。     

智能功率和高压集成电路及相关MOS技术

本文阐述了MOS高压和功率集成电路的现状。在前言部分叙述了这些集成结构的发展,回顾了与分立器件相比的一些主要优点,提出了一些关于集成方法的问题。对于用MOS技术制作并用作集成电路功率开关的各种器件结构进行了评述。考虑了最近开发的两大电路系列:(1)智能功率技术,它包括与控制电路和保护电路集成在一起的单个或多个纵向(共漏)功率开关;(2)高压集成电路,其功率器件是横向的,电流能力较低,其控制电路(CMOS或双极)具有较高的集成密度。提出了设计智能功率开关的一些主要功能问题。对于主要的晶体管单元结构,特别是限热电路和稳偏网络,作了详细介绍。可以看出,在电气波动和与工艺有关的参数变化方面及非稳定因素方面,所涉及的模拟电路都可做到非常稳定。     

估价MOS集成电路工艺和器件设计改进措施的分层结构

本文介绍一种把器件和工艺设计参数与具体的电路应用联系起来的分层结构,定出了这种结构所用的功能电路块的完整的清单,给出了这种结构用于重在设计型电路的例子。这些例子中所给出的实验数据显示出器件设计对特殊的电路应用的影响。另外,还给出了重在工艺型电路的实例,证明了工艺改进措施对具体电路应用的影响。这种分层结构以及器件和工艺的数据将有助于电路设计人员正确评价某些器件和工艺改进措施对特殊的电路和系统要求的影响。     

电可擦除集成电路的发展及关键技术（一）

电可擦集成电路包括电可擦可编程唯读存储器，闪烁存储器和可编程电可擦逻辑器件三大类。本文首先扼要回顾电可擦集成电路的发展历史，然后分别介绍ＥＥＰＲＯＭ，的原理，市场，最后给出了ＥＥＩＣ的关键技术。     

Fowler—Nordheim高电场应力引起的MOS结构损伤研究

本文研究了Ｆｏｗｌｅｒ－Ｎｏｒｄｈｅｉｍ高电场应力引起的ＭＯＳ结构损伤及其室温退火。结果表明有四种损伤产生，氧化物正电荷建立，Ｓｉ／ＳｉＯ２快界面态增长，慢界面态产生和栅介质电容下降，当终止应力后，前三种损伤在室温下有所恢复，但最后一种损伤没有变化，实验还表明：产生的慢界面态分布在禁带上半部；高电场下栅介电容呈现无规阶梯型下降，对四种损伤及其室温退火机理进行了讨论，还给出产生的慢界面态对高频电容－     

双极型集成运算放大器的电浪涌及静电损伤分析

本文通过对集成运算放大器结构的分析，讨论其电浪涌及静电损伤，为使用者提供参考。     

功率混合集成电路的封装应力分析

文章对贮能焊封装过程中管壳的受力状态进行了分析，给出了各结合层残余应力的计算结果，结果表明，管壳的翘曲度对电路内部各结合层受力装态的影响很大。     

TLP应力下gg-NMOS瞬态特性分析

采用TCAD Sentaurus模拟分析了gg-NMOS在TLP应力下的瞬态特性.包括NMOS的栅长,栅氧化层厚度,栅宽及TLP电流大小对ESD保护器件开启特性的影响.分析表明,器件栅长增加,栅氧变厚,栅宽变宽都使得漏端过冲电压增大,达到这一电压所需时间变长.对于相同上升时间的TLP脉冲,大电流则对应短的上升时间和高的过冲电压.该工作为以后高响应速度ESD保护器件设计提供依据和参考.     

功率集成电路中的高压电源和地之间的ESD保护

重点讨论了应用于功率集成电路的高压电源和地之间的一种采用动态检测电路的ESD保护电路,介绍了他的电路结构和工作原理,利用HSpice软件对其在ESD脉冲和正常工作2种情况下的功能进行了仿真,并模拟了保护电路中各器件的尺寸对电路性能的影响。仿真结果证明这种保护电路能满足ESD保护的要求,实际流水结果通过了4 kV HBM测试。     

CMOS集成电路中电源和地之间的ESD保护电路设计

讨论了3种常用的CMOS集成电路电源和地之间的ESD保护电路,分别介绍了它们的电路结构以及设计考虑,并用Hspice对其中利用晶体管延时的电源和地的保护电路在ESD脉冲和正常工作两种情况下的工作进行了模拟验证。结论证明：在ESD脉冲下,该保护电路的导通时间为380ns;在正常工作时。该保护电路不会导通．因此这种利用晶体管延时的保护电路完全可以作为CMOS集成电路电源和地之间的ESD保护电路。     

脉冲和交流应力下互连的电徒动失效模型

报导了一种电徒动失效模型，它能预计脉冲直流和交流应力下的电徒动寿命。实验结果指出，不同金属化系统（Ａｌ－２％Ｓｉ，Ａｌ－４％Ｃｕ／ＴｉＷ，Ｃｕ）显示了相似的失效特性，该特性能由上述模型解释和预测。研究发现，脉冲直流寿命长于直流寿命，交流寿命更长。这一认识放宽了与金属化承受脉冲直流和交流电流有关电路的设计要求，使进一步提高电路密度和速度的设计成为可能。     

双向电流应力下的金属膜电迁移机理研究

对脉冲应力作用下金属铝膜的电迁移失效机理进行了研究,研究了纯交流应力对金属铝膜电迁移可靠性的影响,对影响测试结构的相关因素作了详细的描述。借助于脉冲波形的傅里叶级数分解,研究了一般交流应力条件下金属化电迁移的影响因素。建立了一般交流应力条件下金属铝膜电迁移寿命模型。     

线性余因子差分亚阈电压峰技术测量电应力诱生MOSFET界面陷阱的研究

本文提出了用线性余因子差分亚阈电压峰测量电应力诱生MOSFET界面陷阱的新技术并进行了实验验证 .详细介绍了该方法的基本原理和实验实现 ,得到了电应力诱生MOSFET界面陷阱和累积应力时间的关系 .该方法具有普适性 ,可用于MOSFET的一般可靠性研究和寿命预测 .