三值移位寄存器与三值环形计数器

本文利用三值D型触发器和三值置态型触发器，提出了对三值移位寄存器和三值环形计数器的电路设计.讨论表明所设计的电路在结构和功能上与二值电路均有很好的对应关系，同时还揭示了三值环形计数器的各种结构与三值变量的极性变换有关.     

三值扭环形计数器的研究

本文根据二值扭环形计数器的设计思想,提出了三值扭环形计数器基于模代数的三 值D 型 和 J K 型 触发器仁`〕的电路设计.在此基础上,进一步提出了借助于三值 K 图化简技术,设计具有自校正功能的三值扭环形计数器的方法     

三值脉冲式JKL触发器设计

锁存器和触发器是时钟系统的基本元件.由于具有硬边沿、低延时等特点,脉冲式触发器比主从触发器越来越受到关注.很多文献对二值脉冲式触发器进行了研究,但是目前对三值CMOS脉冲式触发器的研究并不多.本文从脉冲式触发器的特点出发,提出了单边沿、双边沿三值脉冲式JKL触发器的设计,进一步丰富和完善了多值脉冲式触发器的设计.HSPICE模拟结果表明,提出的三值脉冲式JKL触发器具有正确的逻辑功能和功耗低、延时小的特点.与从传统的主从型和维持阻塞型三值JKL触发器相比,所设计的三值脉冲式JKL触发器电路结构简单,节省了近54.5%的能耗.     

直接控制触发器预置端的 2-3混值计数器设计

木文研究混值计数器设计中触发器直接预置端的应用.文中首先分析了三值触发器预置端的功能，将二值触发器的邻控原理推广到三值触发器中.然后提出了反馈式和邻控式混值计数器的设计.按照此法设计的电路比较简单，具有一定的实用意义.     

基于多β晶体管的三值全功能触发器及其应用

本文在分析多β晶体管工作原理的基础上,提出了利用多β晶体管结合ECL构成三值开关,并以此为基础设计了三值D型锁存器和三值主从型D触发器．本文还设计了三值全功能触发器,并讨论了三值全功能触发器的逻辑功能及其激励函数,最后应用全功能触发器对时序电路的实例进行了设计,实例设计表明应用该触发器可以简化电路结构,提高电路的工作速度．     

互补对偶结构的三值ECL锁存器设计

在分析发射极耦合逻辑(ECL)电路的互补对偶特性基础上,指出了差分对的两个开关变量的不独立性及互补对偶特性,并设计了互补对偶结构的ECL三值D型锁存器.这种新型的D型锁存器电路比传统电路具有更简单的电路结构.它的输出是互补的双轨三值输出系统.应用这种新型锁存器设计的D触发器及时序电路将具有更简单的电路结构.     

基于MCML的高性能三值D型触发器的设计

MCML电路由于具有高速低摆幅、抗干扰能力强、在高频下比传统CMOS电路功耗更低等优点,越来越受到广泛关注.通过分析二值MCML电路的设计方法,引入与参考电压进行比较的思路,设计了一种结构简单的新型高性能三值D型触发器.采用TSMC 180 nm工艺,使用HSPICE进行模拟.结果表明,所设计的触发器不仅具有正确的逻辑功能,工作频率达到10 GHz,平均D-Q延时和PDP也比传统CMOS三值触发器有明显降低,且随着工作频率的上升,PDP不断下降,适合于高速和高工作频率的应用.     

三值移位型计数器设计

在分析二值移位型计数器的设计方法的基础上，利用多值电路的高信息密度，提出了三值移位型计数器的设计，运用该方法可以设计任意进制的三值移位型计数器，并且通过选择最佳设计方案找到最简单的控制逻辑电路。     

三值序列的特征检测及其产生

本文重新定义了三值序列的表述及其规范,根据三值序列特征检测及其产生电路含有模3乘2运算,本文提出了具有Q,2Q双轨输出的三值D型触发器,以简化相关电路的逻辑结构并减少延迟,本文还讨论了三值线性模和特征序列及相应的电路设计。     

基于电路三要素理论的四值同步可逆计数器设计

通过对电路三要素（信号、网络和负载）理论和五值代数理论的研究,提出了四值D触发器的元件级结构设计方案．根据可逆计数器的功能特性,采用该四值D触发器设计了具有复位功能的四值同步可逆计数器．PSPICE模拟验证所设计的电路具有正确的逻辑功能．     

三值线性时序机(TLSM)及其在三值序列滤波器与发生器中的应用

本文提出了三值线性时序机(TLSM)模型.并提出了基于文献[4]的三值D型触发器的三值序列滤波器与三值序列发生器的设计,讨论了三值序列发生器在保密通信中的应用.     

基于集成门电路的三值无稳态触发器研究

通过对二值无稳态触发器设计原理的重新归纳,本文从三值单稳态触发器的设计出发,提出了基于集成门电路的三值无稳态触发器的设计方案, 并用PSPICE程序进行计算机验证. 结果表明所设计的三值无稳态触发器具有正确的逻辑功能. 本文还进一步提出了三值等宽的三值无稳态触发器的设计方案.     

基于集成移位寄存器的扭环形计数器自启动设计

分析了扭环形计数器工作时的状态转换过程,分析了集成移位寄存器的逻辑功能,提出了用集成移位寄存器74LS194构成扭环形计数器的一些新的设计方案,即移位寄存器的状态变化在右移移位或并行输入符合右移规律的数码、反馈实现取反循环移位的基础上,对任何一位触发器的激励函数进行逻辑修改,可实现扭环形计数器自启动设计.所述方法的创新点是提出了MSI集成移位寄存器改变应用方向的逻辑修改方法.     

低功耗动态三值CMOS D触发器设计

低功耗设计在当前超大规模集成电路中越来越重要，本文以一种没有直流功耗．具有完全电压摆幅的低功耗动态CMOS三值反相器作为基础。结合简单三值差分逻辑（STDL）的结构．设计了一种低功耗动态三值CMOS D触发器．该触发器能很好地实现动态D触发器的逻辑功能．并且具有结构简单、芯片面积小、时钟简单等优点．Pspice模拟表明所设计的触发器还具有速度快、功耗低的优点．它比二值动态TSPCL D触发器节省近35%的能耗．     

基于阈算术代数系统的ECL触发器设计#br# #br# 基于阈算术代数系统的ECL触发器设计

针对ECL触发器设计中存在电路结构复杂、设计过程繁琐等不足,在分析ECL电路特点和阈算术代数系统的基础上,设计出一种ECL算术运算单元电路,进而提出了基于阈算术代数系统的ECL触发器的设计方法,具体设计了ECL二值主从型D触发器、ECL三值D锁存器以及ECL三值T触发器置数单元.采用TSMC 0.18 μm工艺参数对所设计的电路进行HSPICE模拟,结果显示,所设计的电路具有正确的逻辑功能和良好的瞬态特性,验证了本方法的正确性.与以往的ECL触发器电路相比,本方法设计的ECL触发器电路结构有所简化,运用和图方法,使得设计更加简单、直观有效.特别是在较复杂电路设计时,本方法更显优势,电路结构更为简单,所用晶体管数量更少.     

基于低功耗双边沿JK触发器的异步时序电路设计

从JK触发器的激励表出发,介绍了基于单边沿JK触发器的同步时序电路和异步时序电路设计,提出了双边沿JK触发器的完整状态方程,并以此为基础讨论了基于双边沿JK触发器的异步时序电路的设计方法.