无电感电容的正弦波晶体振荡器

本文叙述了一种单引出头的集成（ＩＣ）晶体正弦振荡电路结构，在ＩＣ放大电路的一个引脚和地之间接入晶体。在这种振荡电路结构中不需要接入其它的电感、电容等惯性元件。讨论了该电路起振的振幅条件，并叙述了在一个反馈支路中加入对称的非线性二极管时，可得到振幅稳定的正弦波振荡。     

使用集成电路的晶体振荡器

本文结合科研生产的实际，对高稳定晶体振荡器的设计与生产作简要的分析探讨，并提出一种切实可行的晶振设计方法。     

使用集成电路的晶体振荡器

本文结合科研生产的实际，对高稳定晶体振荡器的设计与生产作简要的分析探讨，并提出了种切实可行的晶振设计方法。     

一种高精度CMOS晶体振荡器

分析了晶体振荡器的等效模型和工作原理,设计了一种新型高精度CMOS晶体振荡器,主要包括偏置电路、放大电路、限幅电路。核心的放大电路工作在Class AB状态,能在功耗与起振时间之间进行折中。限幅电路能限制输出信号的幅度。基于0.5 μm标准CMOS工艺进行设计与验证,版图尺寸仅为500 μm×200 μm。后仿真结果显示,当电源电压为5 V时,该振荡电路的振荡频率为24.05 MHz,平均电流为480 μA,起振时间为0.8 ms。     

Pierce泛音晶体振荡器的设计与分析

本文介绍一种改进的Ｐｉｅｒｃｅ晶振电路，它可很好的工作在ＶＨＦ泛音频段上，笔者从晶体管高频响应入手，以振荡器理论为依据，利用导纳矩阵详细地推导了ＶＨＦ频段Ｐｉｅｒｃｅ泛音晶体振荡器的振荡条件，以及维持稳定振荡的基本要求。并从分析中指出构成晶体振荡器关键元器件的选取原则和注意事项。在理论分析的基础上以１００ＭＨｚ５次泛音Ｐｉｅｒｃｅ晶振电路为例简述了设计全过程，同时给出了样机的测试结果。     

石英晶体振荡器的集成化设计

在分析典型的分立式共射共基晶体振荡器原理的基础上,通过建立电路模型,设计一种集成化的石英晶体振荡器.采用电压源电路作为缓冲放大器的基极偏置,去掉容值较大的旁路电容,振荡电路与缓冲放大器电路共用偏置分压电阻,缩短电路起振时间,减小电路版图面积.基于特征尺寸为0.35μm的chrt.35dg_sige工艺库,利用Cadence中的spectre仿真工具对电路进行仿真.结果显示:当电源电压为2.7V时,振荡频率为12.8MHz,起振时间约为1.3ms,输出波形的峰峰值约为0.8V,单边带相位噪声1kHz处为-142dBc/Hz,10kHz处为-150dBc/Hz,整个电路的直流功耗小于2.7mW.     

一种基于新型电容阵列的数控晶体振荡器

描述了一种应用于TD-LTE的38.4 MHz数控晶体振荡器(DCXO).该电路采用一种具有快慢两种工作模式的电容阵列.这种电容阵列在不同的调节模式下应用不同容值的电容单元,可以将频率更快地调节到正确的位置,并且芯片面积更小.设计的数控晶体振荡器采用TSMC 0.13 μm BiCMOS工艺实现.     

高性能的140MHz压控晶体振荡器

对140MHz压控晶体振荡器电路进行了理论分析,并就调试中出现的一些现象进行了详释,给出了试验数据及测试曲线.     

低噪声100MHz晶体振荡器的设计考虑

本文通过对晶体振荡器内部噪声及噪声与短期频率稳定度关系的分析,利用幂律频谱密度的阿仑方差估算晶振的毫秒级短稳。提出晶振电路低噪声设计的主要原则,给出100MH_z晶振短稳主要指标。     

石英晶体振荡器的计算机辅助设计

本文介绍了石英晶体振荡器分析的仿真程序的最新发展，开发的仿真器使用全非线性巴克毫兹判据方法，它寻找频率ω０和幅率μ０，以对消描术振荡器特性的复合多项式的实部和虚部。大部分非线性来自大信号导纳参数ｙ）ｕ）描述的放大晶体管，导纳通过模拟电路仿真器得到。