多通道神经刺激器设计

提出了一种通过测试验证可稳定工作的多通道神经刺激器系统.该系统除实现根据不同控制信号产生不同的刺激电流脉冲,驱动不同组合电极的功能外,还综合考虑了芯片面积、功耗等方面的优化;介绍了该系统的电路结构和工作原理,给出了测试方案和测试结果,重点介绍了无线传输系统中的数据及能量恢复电路.     

基于FPGA的数字钟设计

介绍了利用VHDL硬件描述语言结合FPGA可编程器件进行数字钟的设计，并通过数码管驱动电路动态显示计时结果。通过本例可以为其他电路的设计提供一定的借鉴作用。     

基于混合模式快速电荷平衡的神经刺激器

设计实现了一种可用于脊髓神经刺激器的多通道大电流神经刺激器。提出将电极短接和插入短电流脉冲相结合的混合模式,在大电流下,能更加快速地实现电荷平衡。电路设计上,将ADC动态比较器的回踢噪声消除技术应用于神经刺激器,使得动态比较器在输入压差较小时能够输出正确的比较结果,从而将电极上残留电压保持在更安全的范围内。基于CSMC 0.25 μm BCD工艺进行设计与仿真,结果表明,在单向且最大刺激电流为4 mA、刺激脉宽为60 μs、刺激周期为750 μs的条件下,该15 V、16路神经刺激器能实现±50 mV安全电压的有源电荷平衡。     

基于FPGA的电子琴设计

设计了一种基于FPGA的电子琴,该电子琴由用VHDL硬件描述语言设计的核心部件和适当的外围电路构成,可从琴键上进行演奏也可自动进行乐曲演奏,可模拟传统乐器如笛、风琴、小号、单簧管、双簧管等音色。实验验证了该设计的正确性。     

基于FPGA的可编程视觉、听觉诱发电位刺激器

诱发电位是神经系统接受各种外界刺激后所产生的特异性电反应。它在中枢神经系统及周围神经系统的相应部位被检出,与刺激有锁时关系的电位变化,具有能定量及定位的特点,往往较常规脑电图检查有更稳定的效果,从而在诊断及研究神经系统各部位神经电生理变化方面,有重要作用。本项目通过产生特定频率的听觉和视觉刺激信号,使人脑产生诱发电位。医护人员可从诱发脑电中获取更多信息,并帮助其更好地对病情进行确诊。本刺激器可产生音频刺激和视频刺激,其中音频刺激包括发出短声、纯音、自己录制的声音等;视频刺激包括棋盘格翻转。刺激的时长、频率都可设定。本项目主要通过FPGA与相关芯片完成。使用平台为ALTERA公司的DE2开发平台。     

基于FPGA的信号源设计与实现

简单介绍了FPGA技术,以及基于FPGA、采用VHDL进行设计的信号源核心数字电路的实现过程。测试结果表明设计方法正确、实现手段可行。     

基于FPGA的存包柜控制系统设计

条码纸电子存包柜广泛用于超市、影院、书店等公共场合.利用FPGA的可编程性,结合VHDL程序,设计了条码纸电子存包柜控制系统,具有存物、取物,条形码打印与识别,语音提示,液晶显示等功能,由于系统外围器件少,可靠性较高,维护和扩展方便.     

基于FPGA的多功能抢答器的设计

为满足多输入、多功能抢答器的特殊需求,采用EDA设计方法,设计了16路输入抢答器,具有抢答、计时、报警、电子计分等功能,设计采用VHDL硬件描述语言实现,在FPGA上验证。该方案具有硬件电路简单、设计灵活、功能稳定等优点。     

基于FPGA的DDS信号源设计

介绍了DDS(直接数字合成)信号源的原理及组成,给出了VHDL(甚高速集成电路硬件描述语言)源代码,并探讨了在设计中应注意的事项。文中介绍的设计方法和代码已经过实验验证。采用VHDL在FPGA(现场可编程门阵列)器件上完成数字系统的设计,可以大大简化设计过程,提高设计效率,并可以根据实际要求进行灵活修改,充分显示了EDA(电子设计自动化)技术的特点与优势。     

SDRAM通用控制器的FPGA模块化设计

介绍了一种SDRAM通用控制器的FPGA模块化解决方案.     

基于FPGA技术的曼彻斯特编码器设计

曼彻斯特码是一种性能优良的数字基带信号传输码,具有消除直流成分,隐含时钟等特性,使得他在石油勘探测井中有着广泛的应用。从曼彻斯特码的帧结构出发,在阐明曼彻斯特码基本工作原理的基础上,应用FPGA技术,利用硬件描述语言VHDL设计完成曼彻斯特编码器,所设计的系统包含使能、复位、同步字的产生以及奇校验等功能,所编写的VHDL源程序经Altera公司的软件Max PlusⅡ进行调试、优化及仿真,仿真结果与理论分析完全吻合。     

基于FPGA的频率特性测试仪的设计

为了更好地利用频率特性测试仪,也称扫频仪(FSI),测量被测电路网络的幅频特性和相频特性,提出了一种基于FPGA核心的新型频率特性测试仪设计方案.并在此基础上实现了测量500 Hz至125 kHz带宽的幅频特性和相频特性的功能,各项指标的仿真结果与实测结果高度吻合,与点频测量法相比较误差在5％以内,并在小型化,数字化,...     

基于FPGA的串行接口时钟电路的设计

串行接口时钟芯片在电子系统中有着广泛的应用;介绍一种基于FPGA的多功能实时时钟芯片的设计方法,该芯片通过串行接口与外围通信;内置时钟提供了年、月、日、周、时、分、秒等信息,采用格雷码分频能减少系统功耗,内置RAM可以存储临时信息;仿真结果达到提出的要求,可以采用CSMC的0.6μm工艺进行流片。     

基于FPGA技术的交通灯控制系统设计

交通灯控制系统在城市交通监管中起着极其重要的作用。应用VHDL语言,在Altera公司的Max PlusⅡ软件环境下,通过模块化编程完成了灯亮时间可调的交通灯控制系统设计,并进行了逻辑综合、仿真和硬件下载,系统的软件仿真和实验测试结果满足了设计要求,达到了预期的效果。由于设计采用了EDA技术,不但大大缩短了开发研制周期,提高了设计效率,而且使系统具有设计灵活,实现简单,性能稳定的特点。     

基于FPGA的任意数值分频器的设计

介绍了基于FPGA的任意分频系数的分频器的设计,该分频器能实现分频系数和占空比均可以调节的3类分频：整数分频、小数分频和分数分频。所有分频均通过VHDL语言进行了编译并且给出了仿真图。本设计中的分频器没有竞争冒险,可移植性强,占用的FPGA资源少。本设计在Altera公司的CycloneⅡ系列EP2C35型FPGA芯片中完全可实现,结果表明设计是正确和可行的。由于分频器应用非常广泛,故本设计具有很强的实用价值。     

基于FPGA的32位除法器设计

介绍了一种使用可编程逻辑器件FPGA和VHDL语言实现32位除法器的设计方法。该除法器不仅可以实现有符号数运算,也可以实现无符号数的运算。除法器采用节省FPGA逻辑资源的时序方式设计,主要由移位、比较和减法三种操作构成。由于优化了程序结构,因此程序浅显易懂,算法简单,不需要分层次分模块进行。并使用Altera公司的QuartusⅡ软件对该除法器进行编译、仿真,得到了完全正确的结果。     

基于FPGA的雷达测量仪信号处理机的设计

针对雷达测量系统中的信号处理,探讨了采用现场可编程门阵列（FPGA）的全数字化处理方案.重点研究数据采集、实时压缩编码和数据传输的方法及过程.该文详细论述了基于FPGA的单板信号处理机的模块化设计及实现,并通过仿真和测试验证了设计的正确性.结果表明,该信号处理机具有体积小、重量轻、功耗低、可靠性高等优点.     

基于FPGA的UART模块的设计

为了实现计算机与基于FPGA图像处理系统的数据通信,这里用FPGA设计了一款简易通用异步收发器(UART)模块.UART的主要功能是实现数据处理模块与RS 232串行数据接口之间的数据转换,即将送过来的并行数据转换为输出的串行数据流,由数据处理模块传送给计算机,还可以将串行数据转换为并行数据,供数据处理模块使用.为了简化电路设计,减少电路面积,这里省略了UART系统中的奇偶检验模块.     

基于FPGA的64点FFT处理器设计

采取基-4按频率抽取FFT算法,设计一种可在FPGA上实现的64点、32位长、定点复数FFT处理器.基-4堞形运算单元中采用六级流水线设计,并行处理4路输入/输出数据,能极大地提高FFT的处理速度.该设计采用VHDL描述的多个功能模块,经ModelSim对系统进行逻辑综合与时序仿真.实验证明,利用FPGA实现64点FFT,运算速度快,完全可以处理高速实时信号.