共查询到20条相似文献,搜索用时 15 毫秒
1.
2.
3.
4.
5.
6.
7.
8.
9.
10.
SED1356可以根据各种不同的显示方式进行灵活地设置,功能性较强,并与多种CPU总线兼容。主要应用于低功率、低价位的嵌入式系统,如PDA、GPS、商务自动化等。 相似文献
11.
时序逻辑电路设计法在数字图像显示控制器中的应用 总被引:3,自引:0,他引:3
1概述数字时序电路广泛应用于家用电器、工业电器等,几乎在电子新产品开发过程中都会碰到数字时序电路的逻辑设计问题。数字时序电路逻辑设计常用的设计步骤如图1所示。其中过程1,2,3难度最大,特别是输人、输出。状态反馈等信号比较多时,状态图、状态表变得十分庞杂,稍有疏忽就会造成错误[1]。另外用这种方法设计过程中很难验证所画所建的状态图、表的正确性。只有当电路实现完成后才能进行功能验证,所以设计周期长、损耗大。为了克服上述缺点,提高首次设计的成功率,文中提出一种直观。高效时序电路逻辑设计法,并通过设计… 相似文献
12.
13.
本设计采用了以FPGA为主控器件的设计方法,将VGA控制器分成几个子模块,采用VerilogHDL硬件描述语言对各个模块进行描述设计,并利用EDA软件,完成对局部模块和整体模块的代码编写及仿真验证。通过分析VGA显示的基本原理和信号要求,设计整个系统的软件、硬件结构,包括VGA时序和显存时序的发生,通过按键控制实现横彩条、竖彩条图案的选择,并进一步设计出实现文字和图像的显示。 相似文献
14.
针对实际应用中许多相机输出的图像数据格式不符合XGA标准,无法直接进行显示,介绍了一种对该类图像进行标准XGA格式转化的显示控制器.在分析计算的基础上实现对相机的合理控制,使相机的输出行频与XGA标准一致.对于CCD的输出数据通过采用缓冲和时钟切换的技术方法将其转化为符合VGA时序的图像数据.按照VGA标准时序将图像数据输出,从而实现XGA显示.该显示控制器基于FPGA实现,其关键技术在于利用FPGA内部的FIFO实现CCD数据的二级缓冲和时钟变换.一级缓冲为大容量双时钟FIFO,实现时钟的切换和数据的深度缓冲;二级缓冲为单时钟FIFO,其容量为1行,作为行显示缓冲区.该显示控制器同时利用FPGA实现XGA所需的行场同步信号及控制CCD的外行同步信号.文中的非XGA标准图像显示控制器具有实现灵活,时序稳定的优点,可作为其他相类似图像显示的参考. 相似文献
15.
针对传统嵌入式系统中处理器主频不是很高时,处理器自带的显示控制器难以驱动高分辨率的显示器的问题,提出一种基于SOPC的显示控制器的设计方案。通过在Xilinx公司Spartan-6系列FPGA的开发板上实验,在microblaze软核处理器实现对LCD显示器的驱动,验证了本设计的可行性。 相似文献
16.
17.
18.
随着各种分辨率LCD的广泛应用,一种通用的LCD显示控制器的研制与应用亟待发展。为了能够更加方便快捷地控制LCD的显示,文中以AT070TN92液晶为例,详细分析了显示控制器中的关键技术,采用了一种基于CPLD或FPGA的通用LCD显示控制器的方法,使LCD的显示控制以模块化的方式应用在各种嵌入式设备中。通过试验验证,这种方法不仅能够准确地实现标准时序下的液晶控制和驱动功能,而且其通用性强,可以在不更改上位机的控制代码的情况下,实现多种分辨率的标准显示功能。 相似文献
19.
20.
本文设计了一个LED数码管扫描显示控制器IP核,采用WISHBONE Rev.B.3总线接口规范,全部使用VHDL语言编码,与实现技术和目标器件无关,可以使用在任何基于WHISHBONE总线的片上系统中,提高了IP核的可复用性.本IP核可以实现完备的8位LED数码管扫描显示功能,而使用非常简单.经过系统集成,调试和使用,本IP核完全满足设计要求,工作正常. 相似文献