基于闪存阵列的高速存储方法

针对单片Flash存储速度过慢的情况,提出了一种利用DMA(直接存储器访问)技术和流水线Flash存储来实现高速存储的方法.该方法通过AVR单片机和CPLD控制产生DMA和Flash片选时序不经过处理器,直接往Flash里写一页数据,在第一片Flash进行数据编程而无法对其进行其他操作时,继续往下一片Flash里写一页...     

基于闪存的高速大容量存储系统设计

介绍一种基于Flash和FPGA的高速大容量数据存储系统的组成机制和实现方法,并且给出了系统的硬件结构及软件设计流程.在分析了Flash结构和特点的基础上引用并行总线和多级流水技术实现了高速存储,采用ECC数据校验和自动屏蔽闪存坏块的方法提高了数据存储及回放的可靠性.实验结果表明,该存储系统工作稳定,存储速度高、容量大、可靠性好.     

基于FPGA的VME总线DMA并行接口设计

给出一种在FPGA控制下实现的工业控制计算机通过VME总线与VME SLAVE板之间通过DMA方式进行并行通信的接口设计方案。FPGA的控制功能采用状态机工作方式实现。     

基于DMA的接口板设计与开发

本文介绍了某型飞机飞参系统信息记录的数据结构,论述了一种基于DMA传送方式的飞参接口板设计思想、基本原理、开发中的难点,以及未来的发展方向。     

基于FPGA的PCIE总线DMA传输的实现

为了实现不同应用条件下对高速数据传输的不同要求,本文提出一种基于FPGA的PCIE DMA传输结构及其实现方法,可以利用不同的工作模式灵活应对不同的高速数据传输需求,有效地将上位处理器从数据传输工作中解放出来,具有移植性强,传输效率高,数据负荷长度灵活等特点.     

DMA并行传输机制的设计与实现

DMA的传输控制机制是影响数据传输速度的最直接因素,经过对传输控制结构和传输协议的分析,采用了流水线的思想,设计了支持突发传输、64位位宽和读写并发的并行传输机制.通过实际应用表明,该设计实现了流水化和读写并发,与串行传输机制相比,数据传输速度提高了三倍.该机制对于DMA控制器的设计具有一定的指导意义.     

基于FPGA与NAND闪存的固态存储系统设计

设计了一款可以测量记录6通道直流脉冲信号、分辨率8bit、每通道10MHz采样率的固态存储系统,该系统以FPGA作为核心控制器,主要完成多通道选择控制、AD采样频率及转换控制、数据缓冲FIFO以及控制NAND闪存进行数据存储的功能。系统采用模块化设计,内部采用VHDL语言设计,在ISE9.1软件环境下通过程序控制硬件实...     

DMA接口支持板的设计

DMA技术在提高数据传送速率方面有着重要作用,特别是对于高速率数据传送。目前计算机少有支持存储器与外设之间DMA传送的商用扩展板。为此,本文介绍了用于某气象雷达计算机终端与信号处理之间高速数据传送的DMA接口支持板的设计思路和实现方法,并给出了软件流程图和汇编程序。     

基于ASPI架构的高速数据存储系统设计

本文设计了一种基于SCSI接口磁盘的高速数据存储系统.系统采用ASPI函数实现了SCSI设备驱动程序的开发,简化了开发过程.使用两块SCSI磁盘组成RAIDO阵,充分利用SCCI磁盘线性存储的特点,发挥了磁盘的速度优势.系统在实际工作中持续存储带宽能够稳定在IOOMB/s,达到了预期要求,证明了设计原理是正确的.     

基于FPGA的PCIe总线DMA传输的设计与实现

串行的PCIe接口是第3代I/O互连标准,具有高速率和高带宽等特点,克服了传统PCI总线在系统带宽、传输速度等方面的固有缺陷,具有很好的应用前景。使用FPGA来设计基于PCIe总线的数据传输,可以降低硬件的设计成本,提高硬件集成度的同时还能利用FPGA的可编程特性提高设计的灵活性与适应性。在对PCIe总线、FPGA内嵌PCIe硬核结构以及PCIe传输报文进行简要概述的基础上,提出了一种在FPGA内嵌PCIe硬核的基础上实现DMA传输的解决方案,较为详细地阐述了设计方案,对设计进行了评估与分析,并给出了传输带宽的测试结果。     

Flash编程器的FPGA实现

介绍了如何用FPGA可编程器件和VHDL硬件描述语言来实现F1ash编程器，以及在编程时需要注意的问题。为F1ash的编程提供了一种新的解决方案。     

利用FPGA实现DMA方式的高速数据采集

给出了利用FPGA来实现DMA方式的高速数据采集电路的设计思想,工作原理和实施方案.该设计有效地解决了单片机应用领域中速度较慢的CPU和高速的A/D转换器之间的速度配合问题,具有电路设计简单,可靠性高,传输速度快等特点.时序仿真和实际应用都证明了设计的正确性.     

一种基于FPGA并行流水线的FIR滤波器设计方案

提出一种在FPGA器件上实现流水线并行FIR滤波器结构。首先从理论上分析有限冲激响应（FIR）数字滤波器的特点,并推出利用FPGA器件实现的可行性及其基本结构。接着利用VHDL实现每个模块,并对其进行仿真。     

基于PCIe总线的多路复用DMA高速传输系统的设计

文章针对双处理器设备间的数据通信提出了基于PCIe非透明桥的高速传输系统的设计方法。该方法应用于视频转码设备,实验结果表明当转码设备作为外设与PC主机进行通信时,采用多路虚拟DMA方法的数据传输总带宽可以稳定的达到1100MB/s,为实现多路实时转码提供了前提保证。文中还重点介绍了虚拟DMA通道的实现、双系统间通信模型的设计及传输系统性能优化分析。     

基于DMA的DSP-Cache优化

数字信号处理器大都采用两级高速缓存结构,为高复杂度算法的实现提供了有力的保证.由于一般片上内存空间不大,对于通信和图像系统较大的数据,需要将数据存在片外,从而导致处理效率很低.本文以TI C6000系列芯片为例,从分析它的Cache结构出发,利用直接存储器存取DMA(Drect Memory Access)设计了一种双缓冲区结构,以减少片内、外存储器之间数据交换的时间,并针对高斯滤波函数加以实现.测试表明这种方法能使硬仿真时所用的CPU周期数与软仿真时相同.     

一种基于FPGA的高速数据记录系统的设计

提出了一种基于SOPC技术的数据采集和存储系统的解决方案.系统通过使用microhlaze软核处理器实现了一个可配置的高速、大容量可独立工作的连续数据流采集记录系统.系统采用模块化的设计思想,具有设计灵活、集成度高,较小的体积和较低的功耗等优点,克服了常规存储设备容量小,记录时间短,独立性不强的缺点.相关技术指标满足设...     

一种基于FPGA的高速误码测试仪的设计

误码测试仪是检测通信系统可靠性的重要设备。传统的误码测试仪基于CPLD和CPU协同工作,不仅结构复杂,价格昂贵,而且不方便携带。基于FPGA的高速误码测试仪,采用FPGA来完成控制和测试模块的一体化设计,提高了系统功能扩展性和系统的集成度,使得各个功能模块在不改动硬件电路的情况下可以相应变化。在发送端发送m序列作为测试数据,其测试速率最高可达到155 Mb/s。由于将物理层上的各协议层的功能集中到FPGA内部实现,减少了硬件和软件的设计复杂度,并且缩短了系统的开发的周期,具有可升级的特点。     

基于PCIe总线的DMA控制器设计实现

随着信息技术的发展,为了满足人们对信息质量的要求,音视频分辨率急剧增加,导致了信息的数据率增加巨大。PCIe总线接口在计算机架构中的使用可以满足计算机系统的高速率数据传输,已成为处理器与外设交互的主要方式。文中主要研究基于PCIe总线接口的DMA控制器设计,并提出一种高速传输的硬件设计方案,以解决PC机之间数据通信速率的瓶颈。