一种基于ASI的高速数字传输板卡设计与实现

介绍了一种基于ASI编码的高速数字传输接口设计方案.该传输接口利用CYPRESS公司的CY7B923和CY7B933芯片进行编码和解码;采用CPLD和FIFO相结合实现数据缓冲与转换的功能.编码产生的数据利用75欧姆阻抗匹配的同轴电缆进行传输,传输速率最高可达400Mbps,是当前通用串口传输速度的几十倍.首先介绍ASI编码标准,接着介绍板卡的硬件设计方案和软件设计方案,最后给出板卡的实际应用实例.该接口板目前被用于某型号雷达中进行数据传输,表现出良好的稳定性和可靠性.     

光纤双向传输系统中数字光端机的研制

给出了一个在大楼之间传输视、音频和数据信号的光纤双向传输系统,详细说明了该系统中数字光端机的各功能模块,分析了其光路和电路的接口,给出了各接口之间信号转换的方法,最后列出了所研制光端机的主要参数,并指出了该系统的应用前景。     

数字滤波器的CPLD实现

介绍一种利用复杂可编程逻辑器件(CPLD),采用窗函数实现线性相位数字滤波器的设计,以低通数字滤波器为例说明应用FLEX10K器件的设计过程.设计中,从提高滤波器的处理速度出发,在传统结构的基础上导出减少乘、加次数的优化结构,并利用FLEX器件系列中的查找表LUT结构构成向量乘法器,快速完成乘、加运算,提高了滤波器的工作速度并节省了器件资源.     

电话实时数字录音信息管理系统的设计与实现

通过对多种电话录音系统的深入研究,提出了一种对模拟语音信号进行数字化录音的方法,并将其应用于电话录音系统中,电话录音系统经过实际运行、测试,结果表明,该系统具有录音时间长、音质好及使用方便等优点,本文介绍了数字电话录音系统的设计思想、技术现实、实现步骤及主要功能。     

基于CPLD的数字存储示波器的设计

本文主要介绍一种以可编程逻辑器件为主要控制核心,利用单片机实现控制显示和输入的数字存储示波器。系统中,根据模数转换器特征在CPLD内设计了高速信号采集模块和数据缓存功能的接口单元。利用单片机简单易行的处理能力实现了液晶显示屏(LCD)显示控制和键盘的输入控制。CPLD和单片机的结合,使得该系统利用CPLD快速采集输入信号并利用单片机控制慢速的LCD显示。     

PLC模拟量输入接口的设计

介绍了一种PLC模拟量串行输入接口的设计方法，详细说明了硬件结构及工作原理，给出了程序(梯形图)及接口时序。实验证明该接口能很好地满足PLC对大惯量模拟信号的采集。     

0．18-μm CMOS千兆以太网并串转换芯片设计

提出了一种新的树型结构 1 0∶1并串转换电路 ,可应用于千兆以太网 ,其工作速度达到 1 2 5Gbit/s.树型结构的使用可以使大部分电路工作在较低的速率上 ,从而简化了设计 ,也减小了功耗 .低速 5∶1并串转换单元采用改进的并行结构 ,利用一系列D触发器调整进入数据选择器的时钟和数据间的相位关系 ,使其相对于普通并行结构有更大的相位裕量 ,可以更可靠地工作 .芯片应用TSMC 0 1 8 μmCMOS工艺实现 ,芯片面积为 0 7mm× 0 5mm ,核心电路功耗为 3 6mW ,小于同类电路 .     

基于VHDL与CPLD器件的FIR数字滤波器的设计

数字滤波器是数字系统常用的组件，利用ALTERA公司的复杂可编程逻辑器件(CPLD)快速卷积法实现数字滤波器的设计，是目前数字滤波器实现的最好的方法之一。     

基于单片机和CPLD的数字频率计设计

介绍了以89552单片机和复杂可编程逻辑器件（CPLD）为核心的数字频率计的设计．利用CPLD来实现频率、周期、脉宽和占空比的测量计数;采用单片机完成测试控制、数据处理和显示输出．同时,运用等精度的设计方法,克服了基于传统测频原理的频率计的测量精度随被测信号频率的下降而降低的缺点．实验结果表明,所设计的数字频率计性能稳定、测量精度高．     

基于CPLD的线路编解码器的设计与实现

介绍了水下潜器三维图像数字传输系统线路编解码器设计原理．该设计采用了586B线路码型，其核心电路用可编程逻辑器件CPLD实现．介绍了电路设计原理以及系统实验．通过试验验证了方案的可行性和先进性．系统误码率满足设计要求．     

基于CPLD的经济型数控系统的设计

鉴于CPLD和单片机在开发应用中具备的不同优良性能，本文主要叙述了CPLD技术在传统经济型数控系统中的应用，给出了系统没计办法。由于采用了软硬件相结合的单片机和CPLD技术，不仅缩短了研发周期，节省开发费用，而且也提高了系统的可靠性和性能价格比。     

基于CPLD的DSP与LCD接口的设计与实现

介绍了一种基于CPLD的DSPTMS320LF2407与LCD接口的设计与实现方法．将DSP的16个I／O口以及LCD的控制接口信号引入CPLD内,利用CPLD的硬件编程能力采用DSP数字I／O口模拟LCD接口时序的方法,最终实现了DSP与LCD的良好接口,给出了基于C语言的具体实现方法,并在实际应用系统中取得了成功．     

基于CPLD多路移相触发器的研究

针对多路输出整流电源系统在进行数字控制设计时因触发脉冲多而引起的资源＂瓶颈＂,文章介绍了一种应用于多路三相晶闸管整流电路的数字移相触发电路。以CPLD为核心,采用可预置数计数器,通过总线锁存器对多路三相半波触发脉冲进行控制,产生多组三相脉宽可调的触发脉冲。输出脉冲稳定性好,可靠性高;不需要同步变压器,可实现相序自适应。对多路触发脉冲的整流电源设计有一定的参考价值。     

基于MPU/PLL和CPLD技术的数字正弦信号发生器的设计与分析

直接数字波形合成式正弦波发生器,对于提高多功能校验仪的稳定性和准确度具有基础性意义．研究了基于微处理器（micm processorunit,MPU）、锁相环（phase lockedloop,PLL）和复杂可编程逻辑器件（complicated programmablelogicdevice,CPLD）技术的高精度,可调频、调相、调幅的双路数字合成正弦波发生器的设计方案．给出了调频、调相、调幅的实现方法和对设计要点的相关分析．     

基于CPLD和PSTN的智能家居控制系统的设计

本文在智能家居控制系统研究和设计的现状上,论述了采用复杂可编程逻辑器件CPLD与单片机构成的双控制器为控制核心,利用公用电话网PSTN传递信息来实现智能家居的系统设计实现过程。和传统的控制系统中单独以单片机作为控制核心相比,其硬件连线复杂度,可靠性等方面都有所提高;和单独采用CPLD作为控制核心相比,克服了可编程逻辑器件的触发器资源非常有限,控制时序方面不足的缺点。信息传送利用公用电话网,与采用调制解调器（Modem）与计算机的结合来传送信息相比,其实现费用大为降低.     

基于CPLD的高速采集系统设计

采用高速A/D转换器和CPLD设计出了高速数据采集系统，利用多字节写入、单字节读出的方法降低数据写入的相对速度，实现了高速、大容量连续采样数据的存储．该系统既降低了生产成本及设计的复杂程度，又不失灵活性和实时性，是一种比较合理的高速数据采集方案．     

基于CPLD与单片机的控制系统设计

结合CPLD与单片机设计了一种数据采集控制系统。A／D转换采用ADC0808芯片,转换精度为8位;方位采集通道为水平方向和俯仰方向,具有错误报警、焦距调节等功能,数据采集具备良好的实时性。该系统实现简单,可靠性好,具有很强的可移植性,可广泛用于全方位、高精度数据采集系统的实现。     

基于CPLD和VHDL的一种线阵CCD驱动时序电路的设计与实现

CCD作为一种应用广泛的新型半导体光电器件，驱动时序电路的实现是其应用的关键问题，运用VHDL硬件描述语言，结合复杂可编程逻辑器件CPLD，完成了对CCD的驱动时序电路的设计，给出了部分VHDL语言源代码，利用MAX plusⅡ软件实现了时序仿真，讨论了VHDL语言设计中的一些问题。