MOS/双极型复合功率管的应用

MOS/双极型复合功率管的出现,使双极型功率晶体管的高输入阻抗成为现实.MOS/双极型复合功率管利用MOS器件与双极型器件的各自特点,采用MOS与双极型器件以达林顿形式组合成复合功率管,具有高输入阻抗,低输入驱动,高跨导,低导通阻抗,大电流特性好等优点.《PMOS/     

双极/MOS功率复合器件的进展

在功率半导体器件中,比较成熟,应用较广泛的主要是功率仅极晶体管、晶闸管和功率MOSFET.无论在电力控制、还是功率放大应用中,各自均具有其特色和局限性.随着VLSI工艺的发展,微细加工技术的成熟,特别是近年来在技术发展的基础上,人们设计思想的解”放,产生了双极/MOS复合为一体,取其所长,补其之短,在结构上集成,在工艺上兼容的新型复合器件.这些复合器件,较之分立的功率MOSFET功率双极器件,在性能上大有突破;促进了功率半导体器件向更广的应用领域渗透.本文在粗略分析功率MOSFET,功率双极晶体管、晶闸管现状的基础上,讨论和介绍了几种新型的双极/MOS功率复合器件,并估计了这方面的发展.     

双极MOS复合器件及其发展动向

微电子技术与电力电子技术相结合,不但使电力电子领域为控制部分向数字化、小型化和高性能方向发展,而且使功率半导体器件自身向高耐压、大容量和高频化方向发展.功率半导体器件中,作力电力电子学基石的晶闸管具有大电流特性,但无自关断能力;广泛使用的双极晶体管需较大的基极驱动电流;可关断晶闸管GTO能在比双极晶体管更大的电流密度下工作,但开关速度低且门极关断电流大;     

一种与双极型模拟电路兼容的低/高压MOS器件

本文介绍一种与双极IC电路技术完全兼容的低压(CMOS)/高压(VDMOS)器件设计与制备工艺。VDMOS器件阈电压:1～2伏(根据注入剂量调节),漏击穿电压大于150伏。V_(GS)=5V时其跨导大于10m(?),导通电阻小于200Ω,最大输出电流约800mA。同时得到的NPN器件其β≥250,BV_(ceo)≥65V,BV_(CBO)≥90V。CMOS器件性能也合乎要求。利用这种工艺可制作任何低压和高压双极/MOS器件,这对于功率集成、高低压转换与驱动、等离子体显示等方面应用会有很多实用价值。     

MOS和双极集成电路的发展

1972年美国半导体工业产值达到16.5亿美元,比1971年增长13％;其中MOS集成电路发展最快,只是数字双极集成电路稍有下降,线性电路也提高25％,光电器件增加40％,分立元件也有所增加。一、MOS MOS现已成为TTL新的竞争者(70年产值为2百万美元),MOS已很快成为标准产品工业的竞争者。今年将是从常规产品转为标准产品的一年。这一方面意味着MOS工艺日臻完善,另一方面表明将大幅度降价,约在1975年标准产品可占MOS总     

MOS—双极功率半导体技术的进展

对曾经推动MOS栅控型新型功率晶体管工艺发展的一些新技术作了评述。这种器件技术的优点是有很高的输入阻抗而可用低成本集成电路控制这种器件。描述了这类器件中的两种类型——功率MOSFET和MOS-双极器件——运行的物理过程。分析了加工工艺和器件额定性能的发展趋势。由于这些器件性能优越,可望在未来完全取代功率双极晶体管。     

MOS器件中寄生双极型晶体管模型参数的提取

在晶体管GP模型基础上,采用Silvoca公司的UTMOST模型参数提取程序,得到一种双极型晶体管模型参数的提取方法.用此方法对PCM测试芯片的寄生三极管进行参数提取和模拟,模拟结果与测试结果符合得较好.     

高压功率MOS器件终端结构计算机模拟的物理模型

对高压ＭＯＳ功率器件的设计而言，结终端结构的设计是至关重要的一环。由于电压不断提高，终端结构亦更加复杂、传统的设计方法已不再适用。因此，本文对新的设计手段－计算机模拟进行了详细地研究。首先建立了一套适用于终端结构模拟的物理模型。然后讨论了离散化的形式，并分析了所得大型稀疏线性方程组的迭代收敛性及稳定性。文中还提出了对于耗尽层分布及场限环浮置电位的一种新的处理方法－多重迭代法，从而克服了以往处理方法     

双极——MOS功率半导体器件的发展动态

比较了双极－－ＭＯＳ功率半导体器件的五种基本构成方式;然后介绍该类器件发展的最新动态,着重阐述几种最新器件;最后分析预测了这类器件发展的方向。     

一种新的MOS结构量子化效应修正模型

从载流子在 MOS结构反型层内的经典分布和量子化后的子带结构出发 ,提出了经典的和量子化的表面有效态密度 (SL EDOS:Surface layer effective density- of- states)的概念。利用表面有效态密度的概念建立了经典理论框架和量子力学框架内的电荷分布模型。该模型包含了强反型区表面电势的变化对载流子浓度的影响 ,具有很高的计算效率和稳定性。在模型基础上 ,研究了量子化效应对反型层载流子浓度和表面电势的影响。     

HCl氧化物MOS结构中钠离子的钝化

用Q-t,TVS,C-V和TSIC方法研究了HCl氧化物MOS结构中的钠离子纯化和陷阱能量分布.在含有很干燥的 0-10％ HCl的氧气氛中进行硅的热氧化,温度 1160℃,时间35分钟,然后制成MOS结构.当钠的沾污范围为10~(11)到2.5 ×10~(15)离子/厘米~2时,大于4％的HCl氧化物的钝化效率为 99.5％到 99.99％。在 HCl MOS结构的硅边有两种陷阱态:带电态和中性态,中性态的陷阱能量依赖于HCl的浓度和BTS处理时的温度和电场强度.     

HCl氧化物MOS结构质子辐照诱导的界面陷阱效应

用微分电容法研究质子辐照HCl氧化物铝栅MOS结构诱导的界面陷阱,栅氧化层在1 160℃很干燥的、含0～10％HCl的气氛中热生长而成,质子辐照能量为120～300keV,注入总剂量范围为8×10~(13)～1×10~(16)p/cm~2。结果表明,辐照诱导的界面陷阱能级密度随质子能量、剂量增加而增加。然而,氧化层中掺入6％HCl时,辐照诱导的界面陷阱明显减少。这样,已能有效地改变MOS器件的抗辐照性能。实验结果可用H~+二级过程解释。     

双极器件和MOS LSI的本征吸杂研究

为了寻找一种有效而又可靠的吸杂技术,研究了一种采用HCl氧化的三步预热处理工艺方法。在这种方法中,氧化引起的体内堆垛层错起看吸杂中心的作用。利用HCl本征吸杂,可以完全去除外延堆垛层错,降低高速双极器件的结漏失效。本文提出的HCl本征吸杂技术应用在MOS图象传感器和动态RAM中,可以改善它们的产品性能。     

新型的低高压MOS接口电路

本文介绍一种由八个高压MOS器件组成的低高压MOS接口电路.它采用与目前国际上先进的NMOS大规模集成电路工艺技术完全兼容的N阱硅栅等平面CMOS工艺,而不需要附加任何工艺步骤.本文描述了高压MOS器件的物理模型,介绍了器件结构和工艺设计,并给出了高压MOS器件的漏击穿电压时沟道长度、漂移区长度、离子注入剂量和延伸源场极的关系的实验结果.这种高压MOS器件的漏击穿电压最大可达400V(在零栅偏压时),最大饱和漏电流可达35mA(在栅压为10V时),而导通电阻低到600(?)(在栅压为10V时).     

500伏MOS高压集成电路的研制

本文介绍了一种耐压为500伏，具有8路高压输出的MOS高压集成电路HVICSEU，具体介绍了高压NMOSFET的设计和工艺实施，它特别适用于高压等离子显示的驱动，并且可以多位并联使用。     

新结构MOS/晶闸管的器件机理与研制

本文提出了两种新结构MCT器件，通过器件模拟器PISCES－ⅡB对其关断机理进行了二维数值求解．采用自对准三重扩散工艺，成功地实现了两种新结构MCT器件，其电流关断能力分别达到114A／cm2和41A／cm2．