基于FPGA的RCN226绝对式编码器通信接口设计

实现了一种基于FPGA的绝对式码盘智能接口的设计,用以进行绝对式编码器和DSP之间的通信。此接口根据FPGA模块化设计的特点,把整个设计任务划分为若干功能模块,分别对这些模块进行设计,最后把各个功能模块进行综合,以完成整个设计。实验结果表明,该接口基本可以替代价格昂贵的专用接口芯片,降低产品成本。     

基于CPLD的24 bit音频渐进延迟器设计与分析

针对音频信号的冗余特性，提出了专用于广播系统的音频延迟器设计方案，利用CPLD实现渐近延迟，改变了一般音频延迟器在延迟过程中使用备用信号的模式。延迟算法可以应用于全数字音频广播系统。通过实验和计算机仿真分析验证了该方法的正确性和可行性。     

基于FPGA的PCI接口控制器设计与实现

给出了一种基于FPGA实现PCI总线接口控制器的设计方案,从而解决了视频码流高速传输问题,使视频解码芯片能够实时解码.设计在Mode1Sim环境下对Verilog HDL源程序进行前仿真,在Xilinx ISE环境下进行逻辑综合、布局布线后下载到Xilinx公司生产的XC2V6000芯片内.在驱动和应用程序的配合下,FPGA实验板在33MHz时钟频率下,视频数据传输率达到42MB/s,数据传输效果很好,完全符合PCI总线的要求,为能够实时解码提供了高速码流.     

基于FPGA的HDMI_CEC设计与实现

在分析CEC协议的基础之上,提出了一种利用较少的逻辑资源实现CEC功能模块的方案,利用可综合的Verilog语言在Quartus Ⅱ10.0及ModelSim 6.5g平台下完成了电路的设计综合仿真及FPGA验证.从仿真验证结果看,本设计与HDMI接口结合后能运用于各类音视频传输系统.     

基于FPGA的VME总线接口的设计与实现

介绍了一种用现场可编程门阵列（FPGA）实现虚拟机器环境（VME）总线接口的设计方法。该设计采用Al-tera公司的高密度的Stratix系列的FPGA来实现,给出了相应的程序设计原理和实现框图,重点论述了基于FPGA的VME总线接口设计原理和仿真,设计结果得到了实践的检验。     

基于FPGA的PCI接口的设计与实现

针对PCI接口使用的广泛性,分析了现阶段实现PCI接口各种方案的优缺点,提出了一种使用FPGA实现PCI接口的设计方案,首先详细论述了该设计的PCI接口信号,重点叙述了PCI接口功能模块划分以及PCI接口的核心状态机设计原理、结构和工作过程,并对设计的PCI接口进行了仿真测试,经验证后满足PCI规范的时序要求,并在身份智能认证卡中得到了很好的应用。     

基于FPGA的机载智能接口处理模块设计

机载设备接口种类和数量的增加会占用额外的处理器系统资源,设计了基于FPGA的智能接口处理模块,使用FPGA实现输入接口的数据采集和输出接口的控制,采用RS-422总线实现与上位机的交互,通过仿真验证及实物测试,接口模块能自主实现接口的数据采集和输出控制,运行稳定可靠,可用于机载设备接口处理模块的设计。     

基于FPGA的图像缩放算法设计

针对目前缩放插值算法中硬件实现比较复杂、资源消耗多、运算处理时间长、实时性较差等缺陷,介绍了一种基于图像的双线性插值缩放算法的设计方法,同时对算法中的浮点运算进行优化,节省了电路的硬件开销。最终搭建了FPGA验证平台,实现了图像的任意比缩放,证明了设计的可行性,达到了实验预期的目的。     

基于FPGA的1553B总线接口设计与验证

为降低成本,提高设计灵活性,提出一种基于FPGA的1553B总线接口方案;采用自顶向下的设计方法,在分析1553B总线接口工作原理和响应流程的基础上,完成了接口方案各FPGA功能模块设计;对关键模块编写VHDL代码,并采用Active-HDL软件进行了仿真;以Virtex-5 FPGA开发板和PC机为验证平台,在FPGA中分别模拟BC与RT,在PC机指令下进行了BC与RT功能模块间的收发测试,结果表明系统能在协议规定的1 MHz数据率下稳定运行;同时,为提升接口性能,采用光纤代替传统电缆传输介质,利用FPGA内嵌Rocket IO内核进行了传统1553协议数据的光纤传输,速率可达3 Gb/s以上。     

基于FPGA的ARINC429数据传输接口设计

以机载导航系统为应用背景,提出了一种基于现场可编程门阵列(FPGA)的ARINC429数据传输接口的实现方案.重点研究接口电路的硬件组成和如何采用SOPC技术设计系统所需的嵌入式处理器,并在NiosⅡ集成开发环境(IDE)下开发应用程序.经验证用本方案实现的ARINC429通信接口满足系统要求.     

基于FPGA的广播数字音频延时器设计

分析了数字音频延时器设计需求,以安全、可靠、易用、低价为总体设计原则,给出了基于FPGA实现数字音频延时、清除、重建的原理和方法,并着重以非线性时间轴拉伸方法实现重建无空白的工作模式.设计测试结果表明,该设计结构简单,运行可靠,在非线性拉伸时间轴拉伸重建模式下,延时重建不易被听众察觉.     

高性能数字音频传输系统的设计与实现

播控设备数字化是电视台演播室的发展方向，针对进口数字音频传输设备价格昂贵问题，提出了一种采用发送接收专用芯片的数字音频传输方案，设计制作了发送接收器样机并进行了测试，达到了设计指标要求。在电台进行了试用，效果良好，有较好的使用和推广价值。     

基于FPGA的AES3/EBU数字音频接收器的设计

为给数字广播电视设备提供AES3/EBU数字音频接口并提高系统集成度与灵活性,研究了一种采用ALTERA Cyclone Ⅱ FPGA实现AES3/EBU数字音频接收器的方法,用过采样的技术提取出AES3/EBU数字音频数据中的时钟,并且将每一帧中的音频取样值及其相关数据同步并行输出,也可转换成ⅡS的形式输出,完成了专用的AES3/EBU数字音频接收芯片的功能.     

基于FPGA的数字功率放大器的设计

以可编程器件XC2S200E为核心器件设计了一个数字功率放大器。设计中通过FPGA实现对音频信号的采样控制，并将采样的数字信号转换为脉宽调制（PWM）信号，然后驱动H桥电路，实现功率放大。设计采用先进的FPGA芯片和可靠的同步设计，具有很好的灵活性和稳定性。     

音频信号的数字处理及其应用设计

提出了2.4G无线影音传输系统中的数字音频传输方案,介绍了AES/EBU数字音频接口标准,并详细阐述了系统的关键技术,包括差错掩盖技术和天线切换技术。采用差错掩盖技术,可以消除“噼啪”声;而运用天线切换技术,提高了音频信号接收质量,有效地抑制干扰,提升了系统的性能。     

一种基于FPGA的数字延迟器的设计与实现

摘 要：延迟器在广播电视等领域用途十分广泛,文中利用FPGA芯片EP2C70F672C8设计并实现一种数字延迟器,模拟信号经AD转换后,通过乒乓读写操作送入2片SRAM芯片进行存储,然后送DA转换器恢复出延迟后的模拟信号,调节SRAM的存储深度,可以对模拟信号实现不同的延迟时间。实际测试表明,该延迟器延迟步进精度可达20ns,最大延迟时间可达5.2ms。     

基于低成本FPGA的AES密码算法设计

主要介绍在逻辑资源少的现场可编程门阵列（FPGA）上实现高级数据加密标准（AES）算法设计。首先描述了AES加密算法,并在FPGA上优化实现AES算法,设计结构采用多轮加密共用一个轮运算的顺序结构,加密和解密模块共用密钥扩展模块,减少资源占用,在低时钟频率下保持较高的性能。采用了16位的并行总线通信接口,利用先进先出缓冲器（FIFO）对输入输出数据进行缓存。最后通过仿真和实测表明,在50MHz时钟下加解密速率可达530Mb/s。     

基于DSP和CS8416的AES／EBU解码设计

在广播系统的立体声数字调频激励器中,输入的音频信号可是数字或模拟信号。其中,数字信号常采用AES／EBU信号。介绍了一种基于DSP和CS8416的AES／EBU解码的设计方案。该方案电路结构简单,使用方便。适用于立体声数字激励器等设备的设计中。同时给出了AES／EBU解码系统的硬件电路和DSP中McBSP软件设置方案。     

数字音频技术在广播电视领域中的应用

介绍数字音频技术原理和发展现状,讨论数字音频格式和数字音频嵌入等数字音频的关键技术以及数字音频的接口协议,介绍数字音频技术在广播电视工程领域的应用。