射频功放数字预失真算法的验证平台

主要针对射频功放的数字预失真线性化技术,建立了一个用来验证多种数字预失真算法的数字化平台,它由A/D转换、D/A转换、FPGA(现场可编程门阵列)、下变频等硬件电路和相应的算法软件构成。测试用其实现的一种开环复增益查表法对CDMA2000系统功放ACPR(邻道功率比)的改善值,得出了与系统仿真较为一致的结果。     

数字预失真器对5G功放记忆效应补偿能力的比较

本文探究了5G系统中射频功率放大器的产生记忆效应的现象及原因,同时分析比较了三种典型的数字预失真模型对功放记忆效应的矫正能力.通过FPGA实验平台的观测与验证,随着基带信号带宽的增加和射频功率放大器的中心频率的提高,功放输出信号的记忆效应更加明显,非线性现象更加严重和复杂;基于查找表(LUT)模型,记忆多项式(MP)、...     

改进型Hammerstein动态非线性模型的Doherty射频功放线性化

采用改进型Hammerstein动态非线性模型来设计数字预失真器,用于矫正Doherty射频功放的动态非线性,从而获得一个适合于诸如WCDMA、CDMA2000和WiMAX这样的新型宽带无线通信系统的高效线性射频功率放大系统.文中使用频率间隔5MHz的两载波3GPP-FDD WCDMA信号作为测试信号,设计了一个16W 峰值输出功率的L波段Doherty射频功率放大器.实验表明基于改进型Hammerstein动态非线性模型的数字预失真器可以很好地抑制Doherty射频功放的动态非线性引起的频谱再生,从而有效地降低了邻道干扰.     

LDMOS射频功率放大器电热记忆效应研究

以横向扩散金属氧化物半导体(LDMOS)场效应管射频功率放大器为例,介绍了LDMOS FET电热效应模型,理论推导了LDMOS FET的结温与其耗散功率的量化关系,揭示了射频功率放大器电热记忆效应产生的本质原因.仿真和实验结果直观描述了电热记忆效应对放大器性能的影响,在此基础上提出了减少电热记忆效应的一般方法.     

一种模拟预失真技术的宽带功率放大器的研究

介绍了一种新的应用于WGDMA的射频高线性功放系统,采用模拟预失真技术,预失真信号由肖特基二极管的非线性产生,通过该预失真信号抵消主功放的互调成分(IMD),可以大幅度提高射频功率放大器的线性度.将此预失真器应用于WCDMA 16W射频系统中,可以使AGPR改善16dB左右.     

一种射频功放记忆效应改善及模型简化方法

研究了一种改善射频功放记忆效应的方法并对所设计的低记忆功放进行了行为级建模.设计了10W峰值功率的射频功放,通过加载漏级低阻抗终端并结合最佳电流偏置的方法来减少功放的记忆效应.在建模过程中应用了Cao方法估计功放的记忆长度并进行了验证.基于上述技术,文中所设计的低记忆射频功放能够用简单模型精确描述.实验结果表明,对设计的低记忆功放,采用仅包含7个复系数的Hammerstein模型就可以得到-48.5dB的归一化均方误差(NMSE)指标.     

基于广义LSTM神经网络的宽带射频功放数字预失真线性化

在无线通信系统中,射频功放的非线性是信号失真与频谱增生的主要原因,尤其是对于采用64QAM、256QAM 等高峰均功率比的复杂调制系统,对射频功放线性度的要求越来越高;然而宽带射频功放中存在的强记忆效应严重地降低了基于传统非线性模型的数字预失真器的线性化性能。文章提出广义长短期记忆(LSTM)神经网络模型,通过输入的时序特性,从时间轴上进行模型迭代,利用LSTM模型独特的长短时序结构以更好地表征宽带射频功放的记忆效应,同时引入时间超前项以构建广义的LSTM模型,进一步增强其动态非线性建模能力。在不同超参数下的建模结果表明,该模型的归一化均方误差(NMSE)指标可达-42.2895 dB。最后,使用20 MHz 带宽的4 载波WCDMA信号,对中心频率1900 MHz 的50 W Doherty 功放进行预失真线性化实验验证。实验结果证实了基于广义LSTM神经网络模型的数字预失真器可以使互调分量降低达23.27 dB,大大优于记忆多项式等传统非线性模型的非线性校正性能。     

数字预失真功放EVM特性分析与实验验证

推导了无线通信系统误差向量幅度(EVM)与邻道功率比(ACPR)指标的相互关系,得出了通过功放线性化改善ACPR使得系统EVM减小的结论。随后采用具备结构简单、处理速度快、实时性好等优点的查找表(LUT)方法设计数字预失真器(DPD),数字预失真器用FPGA方式实现。对该数字预失真器进行了仿真分析,验证了理论推导结论,最后给出DPD功率放大器试验测试数据,与仿真结果吻合良好。     

射频功放的立方预失真线性化技术

预失真技术是射频功率放大器线性化技术中的一种,与其他线性化技术相比具有电路简单可靠、性能优良、成本低廉等优点。立方预失真技术是其中的一种,该技术易于设计调试,且性能优良。对射频功率放大器的非线性特性进行了深入的理论分析,剖析了非线性失真产生的根源。说明了预失真技术的工作原理和结构,重点讨论了立方预失真器的原理和结构,并且给出了理论和实际系统的仿真结果。     

查找表联合记忆效应补偿技术的宽带自适应预失真算法

为了能够对记忆型功率放大器线性化处理,并能一定程度克服其记忆效应,该文介绍一种自适应数字预失真器。该数字预失真器采用查找表与记忆效应补偿技术相结合的方法,并且利用内插值方法有效减小了查找表幅度量化过程产生的误差。相比记忆多项式预失真器,这种预失真器的计算复杂度较小,却能够得到与其相近的线性化效果。基于功率放大器记忆多项式模型,利用OFDM(Orthogonal Frequency Division Multiplexing)宽带信号验证该文提出的预失真器对记忆型非线性功率放大器的良好线性化效果。     

单路反馈射频功放预失真线性化方法

该文基于记忆多项式模型,提出一种采用单路反馈的射频功放预失真线性化新方法,只需用正交解调后的IQ信号中的一路,就可完成对预失真器模型参数的获取。该方法可消除使用正交解调器所带来的增益和相位不平衡问题,且节省了一路反馈采样电路,在降低成本、简化设计的同时还能提高预失真线性化的性能。仿真和物理实验结果表明,该文提出的方法是正确的,能达到比较好的线性化效果。     

An Envelope Hammerstein Model for Power Amplifiers

In this paper, an envelope Hammerstein （EH） model is introduced to describe dynamic input -output characteristics of RF power amplifiers. In the modeling approach, we use a new truncation method and an established nonlinear time series method to determine model structure. Then, we discuss the process of model parameter extraction in detailed. Finally, a 2 W WCDMA power amplifier is measured to verify the performance of EH model, and good agreement between model output and measurement result shows our model can accurately predict output characteristic of the power amplifier.     

一种有效的基于宽带功率放大器强记忆效应特性的PMEC预失真方法

针对宽带功率放大器的强记忆效应特性,论文提出了一种新的预失真方法PMEC (Parallel MP-EMP-CIMT),该方法基于记忆多项式(MP),包络记忆多项式(EMP)及记忆时刻信号交叉项(CIMT)3个基函数构造预失真器。与传统混合记忆多项式(HME)方法相比,PMEC方法增加了记忆时刻信号间的交叉相乘项,此外,为了解决系统复杂度高的问题,对EMP子预失真器进行了简化并截断了CIMT子预失真器的高阶非线性项。实际测试结果表明,PMEC方法比MP方法和HME方法能带来更好的线性化效果,与MP方法相比,PMEC方法将输出信号的三阶邻信道功率比(ACPR)降低了1.07 dB/1.32 dB,预失真系数量节省了18.75%;与HME方法相比,PMEC方法利用79.59%的预失真系数将输出信号的三阶ACPR降低了0.2 dB/0.99 dB。     

基于MATLAB的RF功率放大器互调失真仿真分析

应用Matlab仿真平台对RF功率放大器的互调失真(inter-modulation—IMD)进行了分析。结果表明:在输入信号峰值或峰值功率不变时,可以用输入为两个或三个正弦信号情况下的互调失真指标来估计输入为宽频带、高密度信号情况下的互调失真指标;通过降低输入功放信号的峰值功率可以降低互调失真分量的相对幅度。     

一种应用于纳米工艺存储编译器的高效且精确例化功耗表征方法

随着芯片规模的不断增大,功耗成为影响纳米工艺芯片设计性能的主要因素。而在一个典型的千万门级规模SoC设计中,存储器的面积往往占到整个芯片面积的一半以上!因此,除了在实际的芯片设计中实现低功耗设计方法,一种高效准确的对静态和动态功耗的表征方法对于进行设计的功耗预估是非常重要的,尤其是对于便携式应用的芯片项目。在这篇论文中,我们在回顾传统功耗表征方法和其应用限制的同时,将阐述一种不仅可以解决当前功耗表征瓶颈而且具有高准确度的方法。为了达到高精度的设计要求,我们将纳入在纳米工艺下布图相关效应对器件和连线的寄生参数的影响。在文章中我们解释了这种方法的实现流程,并将一些实验结果分享提供读者参考。     

并发双波段射频功放数字预失真同步性研究

在并发双波段调制信号驱动下,射频功放的非线性更显著和复杂,对其进行线性化将面临新的问题。文中研究了低频波段和高频波段的同步性对线性化的影响,提出同步并发双波段射频信号生成方法,用于解决两频段信号加载时的不同步问题。文中使用1001型(中间两个载波空缺)CDMA2000信号和单载波WCDMA信号分别作为低频段和高频段的测试信号,施加到一个峰值功率为51dBm的Doherty功放上进行实验验证。实验结果表明:两频段不同步将造成无法使用数字预失真方法对功放进行线性化;在同步情况下,采用记忆多项式(MP)可显著提高并发双波段射频功放的线性度。     

基于神经网络的宽带功放动态非线性行为建模

文章主要讨论了如何利用神经网络对宽带功放进行动态非线性行为建模的问题。首先简述了功放的动态非线性特性及行为建模的方法。然后回顾了基于实数时延前馈神经网络、径向基函数神经网络等浅层神经网络构建的功放动态非线性行为模型。在此基础上,针对5G/6G宽带功放具有更强的记忆效应的问题,重点分析了如何使用长短期记忆(LSTM)神经网络对功放的动态非线性进行精确的行为建模。最后展望了构建具有普适性的功放非线性行为模型将是5G/6G通信时代功放非线性建模的一个重要发展方向。     

A 3.3 V Power Feedback Chip for Linearization of RF Power Amplifiers

The power feedback technique is a simple and low cost linearization scheme suitable for consumer products such as hand sets. This paper presents a custom chip for linearization of RF power amplifiers using power feedback. The chip, implemented in a standard double-metal double-poly 0.6 m CMOS process, operates with 3.3 V supply voltage and consumes 62 mW. When it was used to linearize a commercially available high efficiency RF power amplifier at 850 MHz, experimental results showed that out-of-band power at 30 kHz offset was reduced some 10 dB for a /4-shifted DQPSK modulated North American digital cellular (NADC) signal. For the same level of adjacent channel interference (ACI), the efficiency was increased from 35% to 48%.     

有记忆效应的功放实数延时模糊神经网络模型

描述了一种基于实数延时模糊神经网络的有记忆效应的功率放大器模型.该模糊神经系统即自适应模糊神经推理系统,采用模糊c类均值聚类方法来减少模型的规则数目和简化模型结构.在训练过程中,采用最小二乘和反向传播相结合的高效算法提取模型参数.在测试平台上用三载波WCDMA宽带信号对射频功率放大器进行测试,并借助矢量信号分析仪采样功率放大器输入和输出数据,成功地对模型进行了训练和验证.通过和实数延时神经网络模型(RVTDNN)比较,该模型的收敛速度远快于这些前馈结构的神经网络模型.比较和分析时域和频域结果表明模型有很好的性能,其归一化均方误差达-38dB.