共查询到17条相似文献,搜索用时 78 毫秒
1.
文中介绍了一个基于Altera DE2开发板的面向字节的(Word-Oriented)SRAM测试电路的设计与实现.其测试算法采用了分为字内和字间测试两部分的高故障覆盖率的March C-算法;设计的测试电路可由标准的JTAG接口进行控制.本文设计的测试电路可以测试独立的SRAM模块或者作为内建自测试(BIST)电路测试嵌入式SRAM模块. 相似文献
2.
为保护电子设备中使用的静态随机存储器(SRAM)型现场可编程门阵列(FPGA)内部电路设计不被窃取,设计了用于SRAM FPGA的防克隆电路.该电路利用FPGA制造过程中的随机误差,提取每块芯片独一无二的ID.在此ID的控制下,被保护电路只能在指定的FPGA中正常运行,而在未指定的FPGA中运行时,无法产生正确的输出,从而达到防克隆目的.防克隆电路由使用仲裁器的物理不可克隆函数(PUF)、多数表决器、运算门阵列等三部分构成,其中仲裁器PUF电路用于提取ID,多数表决器起到提高输出稳定性的作用.最后在FPGA开发平台上证明了该电路的可行性. 相似文献
3.
4.
5.
随着器件尺寸缩小到纳米级,在SRAM生产过程中,工艺偏差变大会导致SRAM单元写能力变差.针对这一问题,提出了一种新型负位线电路,可以提高SRAM单元的写能力,并通过控制时序和下拉管的栅极电压达到自我调节负位线电压,使负电压被控制在一定范围内.本设计采用TSMC 40nm工艺模型对设计的电路进行仿真验证,结果证明,设计的电路可以改善写能力,使SRAM在电压降到0.66V的时候仍能正常工作,并且和传统设计相比,本电路产生的负电压被控制在一个范围内,有利于提高晶体管的使用寿命,改善良率,节省功耗. 相似文献
6.
存储体单元是静态随机存储器(SRAM)最基本、最重要的组成部分,它在改善系统性能、提高芯片可靠性、降低成本与功耗等方面都起到了积极的作用.该文采用物理α指数MOSFET模型建立了与SRAM存储体单元相关的功耗,延迟的性能模型,并结合存储体单元面积模型以及可靠性分析,提出了一种存储体单元结构优化方法.实验结果表明采用此优化方法得出的存储体单元结构降低了功耗,访问时间以及面积,与仿真结果相比误差小于10%,实验仿真结果证明了性能模型和优化方法的有效性和正确性. 相似文献
7.
SRAM数据保护的两个电路张尉金素华(空军雷达学院114信箱,武汉,430010)SRAM(静态随机存贮器)在单片机及数字电路中应用广泛。但在许多场合(如双口RAM的数据保护、掉电保护、替代EPROM调试单片机用户板等),需要精心设计SRAM数据保护... 相似文献
8.
9.
11.
针对LS-DSP中嵌入的128kb SRAM模块,讨论了基于March X算法的BIST电路的设计.根据SRAM的故障模型和测试算法的故障覆盖率,讨论了测试算法的选择、数据背景的产生:完成了基于March X算法的BIST电路的设计.128kb SRAM BIST电路的规模约为2000门,仅占存储器面积的1.2%,故障覆盖率高于80%. 相似文献
12.
介绍了"龙腾"52微处理器测试结构设计方法,详细讨论了采用全扫描测试、内建自测试(BIST)等可测性设计(DFT)技术.该处理器与PC104全兼容,设计中的所有寄存器采用全扫描结构,设计中的存储器采用内建自测试,整个设计使用JTAG作为测试接口.通过这些可测性设计,使芯片的故障覆盖率达到了100%,能够满足流片后测试需求. 相似文献
13.
在航天电子设备中,需要为电子设备提供统一的时间信息,以便对设备信息进行时间校正。因此需要研制高精度的时间解码装置,为电子装备试验提供精确的统一时间基准。提出了一种IRIG-B的AC码解调出DC码的方法,然后从DC码中解码出时、分、秒信息。整个解码过程用FPGA及其外围电路实现。与以往的各种方法相比,该解码方法具有灵活性、开放性、简单实用、体积小、功耗低的优点,同时提高了同步精度,具有较强的抗干扰性。该设计方案在以Altera的EP3C5F256I7为核心器件的硬件平台上得到验证。 相似文献
14.
15.
16.
一种基于JTAG的SOC测试电路设计及实现 总被引:1,自引:1,他引:0
提出了一种基于JTAG的新的测试电路设计思路.通过扩展JTAG指令,可以利用JTAG通信协议向SOC芯片中下载自定义的测试指令,并读回测试的最终结果.该方法可以对SOC内部的IP及存储器进行充分的功能测试,测试过程可灵活配置,可以快速定位测试中出现的问题. 相似文献
17.
DDRⅡ SRAM控制器的设计与FPGA实现 总被引:1,自引:1,他引:0
介绍一种新型静态存储器--DDRⅡSRAM(静态随机存储器)的存储器结构、与系统的接口连接、主要的操作时序.为实现动态背景信号生成,节省FPGA(现场可编程门阵列)内部资源,引入DDRⅡSRAM存储基带信息,通过DDR控制器控制基带信息高速读取,实现信号生成.深入分析实际DDRⅡSRAM工作原理及内部组成,利用FPGA实现存储器控制器的设计.基于软件无线电思想,通过它的快速、灵活、容易修改的特点,设计并实现在高速数据通信系统中,DDRⅡSRAM用于处理器和接口连接的外设之间的数据交换.FPGA芯片选用XLLINX公司的VIRTEX-4芯片,存储器选用CY7C1420系列芯片.从设计仿真和实验板调试结果可验证,存储器具有很高的传输速度和稳定性能.该实验成果已用于某动态背景信号生成系统中. 相似文献