基于FPGA的自适应均衡器设计与实现

在对LMS算法进行MATLAB仿真的基础上,采用硬件描述语言VHDL和FPGA完成LMS自适应算法的硬件实现。自适应均衡器的设计采用自上向下的设计思想、串并行相结合的流水线操作方法、定点运算方法,在Quartus II 4.1平台和Stratix II系列芯片上进行了综合和仿真。结果表明,该设计结果符合要求,能实现自适应过程。     

一种改进的分块自适应压缩算法

针对高分辨合成孔径雷达(SAR)中高数据获取率与有限的存储设备容量及数据传输设备带宽之间的矛盾,在分析传统的分块自适应(BAQ)压缩算法的基础上,给出了一种新型的、改进的指数型BAQ压缩算法。通过用指数值替代幅度均值的方法来对采样数据进行压缩,同时采用了以四个分查找表和比特位移操作共同处理采样数据的新方法,成功地减小了查找表的大小,降低了对数传系统和存储设备的要求,提高了查找速度。     

基于CORDIC算法的FPGA实现

在介绍传统的直接数字频率合成(DDS)技术和坐标旋转数字计算机(CORDIC)算法原理的基础上,就如何选择CORDIC算法的参数进行分析,并给出了推导过程。设计了一种基于高速并行流水线结构CORDIC算法的正弦信号发生器,在QuartusⅡ和Modelsim平台上综合和仿真表明,时钟频率可达205 MHz,误差在10-5数量级。给出了FPGA设计的具体过程,软件仿真结果和硬件应用结果。     

恒模多用户检测算法的FPGA实现

介绍了恒模多用户检测算法,通过对算法分析,建立了该算法的实现框架,给出了用FPGA技术实现该算法模块的方案。     

LMS自适应滤波器及DSP-Builder实现

在研究LMS自适应滤波理论的基础上,建立LMS自适应滤波器的数学模型,利用MATLAB中DSP-Builder库设计了一种LMS自适应音频滤波器,并用FPGA实现。实验结果表明选择合适的步长因子有助于改善滤波器性能,可实现对音频信号的自适应滤波。     

基于FPGA的除法器算法研究

介绍了实现除法器的恢复余数法、不恢复余数法、倒数除法以及牛顿迭代方法,并针对牛顿迭代方法的缺点,介绍了一种优化算法,此优化算法可以在满足很高精度的前提下,具有很快的收敛速度。最后,基于现场可编程门阵列(FPGA)对各种算法进行了比较。     

SEC-DED海明校验码算法研究及其FPGA实现

采用Multisim 11实现了SEC-DED海明码的编码、译码和纠错电路,并给出其相应时序仿真波形图.结果表明：其功能能满足SEC-DED的需要,为FPGA快速准确实现SEC-DED校验码提供了一种占用资源少、校验可靠高速的方案.     

基于iSLIP算法的高速Crossbar调度器的FPGA设计与实现

首先介绍了一种公平、有效的交叉矩阵调度算法——iSLIP算法,接着提出了基于iSLIP算法的调度器的FPGA(Field Programmable Gate Array)实现,并针对调度器的核心部件——可编程优先级编码器,介绍了4种设计方案,用Xilinx公司的Spartan—S10PC84—3FPGA芯片实现。对实现结果的数据分析表明,采用温度计编码型PPE的调度器更适用于构建高速、大容量交换网络。     

自适应码率QC-LDPC码编码器的FPGA实现

准循环低密度奇偶校验码(QC-LDPC codes)相比其他的LDPc码具有简单的编码结构,拥有较好的应用前景.通过构造校验矩阵设计了不同码率和不同帧长的具有系统结构的QC-LDPC码,并分析了这些码的性能,随后将编码过程分阶段引入主从控制模块及复用基本SRAA组,设计了变码率和变帧长的编码器,并用Verilog HDL语言在Spartan 3 3s1500fg676芯片上实现了编码器的设计.综合报告表明:在使用适中的硬件资源情况下,系统最大频率达到了174.856 MHz,能满足高速编码的要求.     

自适应分形矢量量化编码

提出了一种自适应分形矢量量化编码方法。对图像进行自适应四叉树分割,并构造粗糙的均值图像。误差图像进行分形矢量量化编码时,使用设计的自适应二维维纳数字滤波器,对收缩的均值图像进行滤波后,可构造好的码书。实验证明,本方法码书不需外部训练,解码不需要迭代,可以改善重建图像的视觉质量,使压缩比和PSNR都有明显提高。     

LZW算法的优化及其在FPGA上的实现

针对目前在高速数据采集系统的大容量存储和无损传输过程中,存在硬件难以有效进行数据处理而软件实时性不足的缺点,采用并优化了LZW数据压缩算法,并将该算法在FPGA上进行了实现。在分析LZW基本算法的基础上,给出了3个方面的优化计算方法,并进行了仿真验证。实验结果表明:优化后的LZW算法有效的提高了数据压缩的执行速度和压缩效果,验证了设计的正确性,提高了存储和传输效率。     

一种用小波包进行SAR原始数据压缩的方法

提出了一种对合成孔径雷达（SAR）原始数据在载体上进行压缩的方法．原始数据先用分块自适应量化（BAQ）减小数据动态范围，但不减少量化位数．然后对数据进行小波包正交小波变换．根据频率包络的能量变化自适应地进行数据压缩，即高能量区域用较多位来表示，低能量区用少的位数来表示，处理带宽以外的区域就不再进行编码．用BAQ编码法对块内频域中的数据进行编码．实验表明所提出的WT－BAQ算法优于FFT－BAQ和BAQ算法．     

二维DCT算法的高速芯片设计

介绍了一种基于行列变换快速算法的高速DCT处理芯片的设计，并详细阐述了实现这一算法的电路结构．为了提高芯片的处理速度，电路中采用了流水线结构和双RAM转置存储技术，并给出FPGA实现和Verilog综合结果．综合结果显示，该芯片最高可以工作在140MHz的时钟频率上，非常适合于各种视频图像压缩方面的实时应用．     

基于FPGA的SAR原始数据实时压缩系统设计与实现

文章讨论一种基于FPGA,并采用分块自适应量化(BAQ)算法的SAR原始数据实时压缩处理系统的设计方法,该设计可大大提高实时压缩处理系统的性能,降低数据率,突破卫星下传数据率的限制。BAQ模块内部采用4路并行处理的逻辑结构来计算数据块的统计特性;优化设计量化电平实时计算乘法器资源、量化比较逻辑结构;当I/Q两路采用多模块分时复用模型时,可使整个系统压缩处理能力成倍增加。通过测试表明,BAQ模块的最高运行速度可达到149 MHz,单个模块处理能力已达到1 Gbps以上,其中压缩比8/3时信号失真噪声比(SDNR)大于14 dB。     

蓝牙系统中跳频算法的FPGA实现

跳频是蓝牙使用的抑制干扰的关键技术．在简要介绍扩频技术的基础上，对蓝牙系统基带部分的跳频算法进行了详细分析，并用VHDL完成该算法的硬件描述．在Xilinx ISE开发环境下完成综合及后仿真，通过蓝牙标准提供的样本数据的测试验证，最后下载到Xilinx Virtex-II器件上实现．该设计的实现可应用于蓝牙基带芯片的研发．     

基于FPGA先进加密算法(AES)的高速实现

在介绍有限域的概念及Rijndael算法结构,详细分析算法中基于GF(28)加法、乘法运算过程的基础上,详细阐述了使用FPGA高速实现运算关键部分的设计思路。针对FPGA设计中对速度与面积两项指标的不同要求,分别给出了两种方案,最后,给出本算法在FPGA实现方式下的性能指标。通过与国内外部分相关测试数据比较,该优化算法的性能比(MBps/Slice)明显优于其它设计。     

基于FPGA的16位乘法器芯片的设计

文章简要地介绍了乘法器的工作原理,分析了组合逻辑电路设计方法的缺点,将流水线结构引入到设计中,采用时序逻辑电路的设计理念,利用迭代算法,在FPGA上实现了16bit的乘法器设计,在工程上得到了很好的应用。     

Bayer格式图像压缩方法及FPGA实现

单片CCD或CMOS传感器数字相机采用CFA获得彩色图像信息。在分析Bayer格式图像特殊性的基础上,讨论了Bayer图像的几种压缩方法,提出了用色度空间和频域误差等多种方法评价压缩算法性能的方法,这些方法较全面地反映了算法的性能差异并为合理选择提供了依据。最后,提出了一种算法的FPGA实现方案,经验证其性能满足设计要求。