激光损伤阈值测量装置同步触发模块研究

损伤阈值测量装置是强激光技术的重要技术指标,主要用于强激光光学元件的研制和测试,而同步触发模块作为模块之间时序的控制器,是研制损伤阈值测量装置的关键技术之一。介绍了一种用于激光损伤阈值测量装置的同步触发模块及方法。设计了基于现场可编程门阵列（field programmable gate array,FPGA）为主控芯片的硬件方案,通过上位机操控软件设置同步触发参数,来控制各路输出同步信号的宽度和各路信号之间的时序,可极大提高同步触发的精度和效率。通过实验验证,同步脉冲信号之间的调节精度为2 ns,同步脉冲信号的最小宽度为10 ns,满足激光损伤阈值测量装置的要求。     

基于现场可编程门阵列技术的混沌数字通信系统——设计与实现

提出了基于IEEE-754标准和现场可编程门阵列(FPGA)技术的混沌数字通信系统的通用设计与硬件实现的一种新方法,实现了混沌加密体制与传统密码体制的结合.根据Euler算法,对连续混沌系统作离散化处理,通过FPGA硬件设计混沌离散系统,使其产生作为密钥的混沌数字序列,其中加密算法采用置乱扩展技术,并对算法进行了分析.设计驱动响应式同步保密通信系统,构建包含信号在内的闭环,实现发送端与接收端离散混沌系统的同步.以网格蔡氏混沌系统为例,对该保密通信系统进行了FPGA硬件实验,给出了技术实现过程、算法流程、硬 关键词： 网格多涡卷蔡氏电路 置乱扩展矩阵 现场可编程门阵列技术 混沌数字通信系统     

基于FPGA的全帧型面阵CCD驱动时序设计

在介绍全帧型面阵CCD的结构和特点的基础上,分析了该类型CCD的驱动信号和时序,并针对CCD442A型CCD设计出了一种基于现场可编程门阵列(FPGA)的全帧型面阵CCD驱动时序。采用集成开发环境和自上而下的模块化设计方法,实现了硬件设计的软件化,提高了开发效率。     

基于IEEE-754标准和现场可编程门阵列技术的混沌产生器设计与实现

提出了基于IEEE-754标准的现场可编程门阵列(FPGA)通用混沌与超混沌信号产生器设计与硬件实现的一种新方法. 首先,根据Euler算法,对连续混沌系统作离散化处理,便于FPGA等一类数字信号处理器件的实现. 其次,基于IEEE-754标准和模块化设计理念,用硬件描述语言构建出浮点数的乘法运算、加法运算、符号函数运算、正负绝对值运算、初始值与迭代值选择等5个基本模块,并以此为基础,进一步在FPGA平台上产生包括网格状多涡卷蔡氏系统在内的多种不同类型的混沌与超混沌信号. 最后,通过对语音芯片的配置,利用 关键词： 网格状多涡卷混沌系统 IEEE-754标准 现场可编程门阵列 浮点数算法     

基于状态报告的测量同步技术研究及应用

自动测试系统中的测量同步对于提高测试系统性能和运行可靠性至关重要,基于状态报告系统的同步技术比软件延时法提供了更高的效率和更好的安全性。为解决自动测试系统中的指令同步问题,探讨了IEEE488.2和可编程仪器标准命令（SCPI）的状态报告模型、寄存器及同步机制,对利用SCPI状态报告机制实现自动测试系统测量指令同步的原理和方法进行了深入研究;通过原理分析和实例解析,分析了几种测量指令同步实现方法的时序、实现要点及关键技术,总结比较了几种同步方法的区别和适用场合,解决了自动测试系统中测量指令同步的问题。     

基于FPGA的一种长线阵CCD驱动时序电路设计

驱动时序电路的设计是CCD应用的关键技术,在分析ATMEL公司的TH7834C型长线阵CCD器件驱动时序关系的基础上,设计了TH7834C的驱动时序电路。选用现场可编程门阵列(FPGA)作为硬件设计平台,使用VHDL语言对驱动时序电路进行了硬件描述,采用EDA软件对所设计的驱动时序进行了功能仿真,针对ALTERA公司的现场可编程门阵列EPF10K30RC240-3进行了适配。工程实践结果表明,所设计的驱动时序电路不仅可以满足TH7834C型CCD的驱动要求,而且该驱动电路结构简单、功耗小、成本低、抗干扰能力强,具有较高的实用价值,适用于其它型号的CCD。     

同轴扫描式实时光刺激系统

为了解决常规选择性激活方法无法与激光扫描共焦显微镜共用扫描光路,难以与成像光路同轴的问题,提出一种同轴扫描式实时光刺激系统,使用现场可编程门阵列控制声光调制器,以调制激光扫描共焦显微镜的成像光源,经成像光路扫描后,刺激输出和成像扫描实现同步;该系统采用Xilinx KC705开发板中现场可编程门阵列集成的外设部件互连标准硬核,采用外设部件互连标准接口将上位机的刺激图像传输到现场可编程门阵列。测试结果表明,所提系统可以满足传输要求,能有效调节光刺激区域。     

基于FPGA的电容式编码器数据采集系统设计与实现

为了精确地获取电容式编码器输出信号中所携带的位置信息,文章设计了一套基于现场可编程门阵列(FPGA)的电容式编码器数据采集系统;文中介绍了带通滤波器、同步正交解调、低通滤波器和Cordic等系统模块,并详细分析了系统的稳定性和误差;实验结果表明,在转速度为800 rpm时,角度分辨率可达到0.192度,在一个周期内最大误差0.002 8度,平均误差0.000 8度,静止抖动0.007 26度,统能够实时的获取转子的位置信息,同时具有较好的精度和稳定性。     

OFDM水声通信实时处理系统的多处理器并行

OFDM(正交频分复用)充分利用频带,具有较高的数据传输速率;ADSP-TS101是具有高速并行处理能力的高性能数学信号处理芯片。针对OFDM水声通信的实时处理要求,本文设计并研制了具有实时处理能力的水声通信系统。该系统包括由多片ADSP-TS101构成的松/紧联合耦合的并行处理结构作为处理核心、无相位偏差的多通道同步采样模块和FPGA(现场可编程门阵列)逻辑控制模块。湖上实验结果表明该系统具有良好的稳定性和实时处理能力,满足工程设计要求。     

高分辨高灵敏度 CCD图像传感器驱动时序设计许涛1,张振海1, *,石志国2,张东红3,侯帅1,张亮1,王健1,

在分析面阵CCD图像传感器结构和驱动时序基础上,针对高分辨率高灵敏度ICX694ALG大面阵CCD图像传感器 ,研究其驱动时序发生器。以现场可编程门阵列 ( FPGA) 作为硬件平台 ,通过Verilog HDL硬件描述语言对该驱动时序发生器进行了硬件描述,采用ISE软件进行功能仿真,并针对XILINX公司的可编程逻辑器件XC3S1000进行了硬件适配。仿真测试表明,FPGA驱动时序发生器能够满足高分辨高灵敏ICX694ALG大面阵CCD图像传感器驱动要求,达到了设计要求。     

一种便携式冲击波超压测试系统

针对现在军用和民用对爆破的测量需求,提出了一种基于现场可编程逻辑门阵列FPGA和ICP传感器的便携式冲击波超压测试系统。测试系统主要以FPGA为主控芯片,采用ICP压电传感器,包含信号放大调理电路,AD转换电路,存储器模块以及工作状态显示电路。系统具有光触发、节点互触发和多节点同步触发等多种触发方式,连续重触发功能,以及多次采集时FLASH分块存储功能。系统上位机是以VC++为开发工具设计的软件,用于对数据进行分析、处理和显示。实验结果表明系统工作可靠,操作简便,能够实现对爆破冲击波超压的测试。     

基于SOPC设计的红外图像直方图均衡器

基于Altera公司的SOPC-NIOSⅡ嵌入式软核处理器技术,提出了一种实现实时红外图像直方图均衡的设计方法.并在FPGA上实现了这一系统,使用Quartus Ⅱ软件中集成的SOPC Builder工具完成了整个系统的设计.该系统主要包括NIOS Ⅱ主控模块、存储器模块、自定制的直方图统计模块以及用户控制模块.实验结果表明,该系统具有体积小,功耗低,数据处理速度快,可靠性高等特点.     

基于FPGA的嵌入式双核系统设计

随着测试信息处理领域对嵌入式高性能处理需求的快速增长,基于FPGA构建的嵌入式单核系统逐渐暴露出功耗高、并行性差等性能上的不足,针对此问题,提出了基于Xilinx Virtex-5系列FPGA构建嵌入式双核系统的设计方法,搭建了嵌入式双核系统的整体架构,解决了系统中双核之间的数据交互、双核同步以及双核系统配置文件的存储和自动加载等关键问题。最后,通过Virtex-5 ML510开发平台上的实验,验证了设计方法的合理性和正确性,同时,有效的设计方法可以为其它基于FPGA的嵌入式双核系统设计提供可靠参考。     

光通信数字接收中位同步信号的智能提取

在光通信数字接收机中,为了达到系统的位同步,结合数字锁相环的基本原理,采用现场可编程技术,设计了位同步信号的时序逻辑电路,并用FPGA芯片实现了整个位同步电路.通过单片机实时控制FPGA,进行频带宽度和中心频率的实时调节,实现了位同步信号的智能提取.仿真分析和实际测试表明,该系统具有实时跟踪,提取快速且稳定,抗干扰能力强,升级方便等特点.     

基于FPGA的IRIG-B编解码设计与实现

随着系统间时间同步要求的提高,IRIG-B码被越来越多的应用于系统间的时统模块中;针对传统的单片机及专用芯片实现方法已经不能满足产品的可靠性和可移植性的问题,对基于FPGA的IRIG-B编解码设计和实现方法进行了研究;提出了一种将BCD码和二进制码之间相互转换的迭代算法;结合FPGA设计方法对IRIG-B编码和解码方法进行了研究;通过对实验方法进行仿真,结果表明该方法能够正确有效的对时间信息进行IRIG-B格式的解码和编码,并且FPGA内部的实现形式可以大大减少外部芯片及电路的使用,从而大幅提升产品的可靠性和可移植性。     

基于CAN总线的运动控制通讯系统设计

数字量驱动的运动控制要求通讯系统具有良好的实时性和可靠性。设计了一种基于CAN总线的多节点多通道的运动控制通讯系统,以FPGA为节点控制器,通过SJA1000收发运动控制数据,并行发送到各通道驱动器的数模转换器中。FPGA模块由Verilog HDL编写,通过参数传递和生成块的方法简化代码,提高系统的可移植性,移植时只需改变两个常量值即可适应各个节点不同的通道数和位宽。实验表明,通讯系统每帧耗时约120us,最高帧频可达8.5kHz,误码率低于10^-8,实时性和可靠性较好。     

多摄像机同步采集系统的设计与实现

为了实现多摄像机之间同步曝光积分。对摄像机同步的原理和方法进行了研究。结合动态目标多目摄像测量方法设计并实现了同步采集系统,提出了通过编程控制将一种通用的数字输出模块USB-4711A作为同步触发信号发生器,该设备具有USB接口,支持即插即用。利用Visual C＋＋平台开发了控制程序,能够根据图像采集频率和摄像机触发电平调节同步触发信号的周期和波形。经过验证．所设计的同步采集系统同步精度较高,同步误差小于10μs,并且具有设备简单、使用方便、成本低等优点,提供了一种通用的多摄像机同步解决方案。     

HIAF-BRing电源样机模块故障联锁保护系统设计与实现

强流重离子加速器装置（HIAF）的增强器（BRing）二极铁电源样机采用多模块串并联的全储能快循环脉冲电源实现方案,电源功率达到MW级。由于电源规模庞大和功率巨大,为了在运行中迅速保护电源设备,设计并实现了一套双冗余的基于可编程逻辑控制器（PLC）、模块故障联锁板和现场可编程门阵列（FPGA）的模块故障联锁保护系统,利用硬件和软件同时对电源功率单元模块实施故障检测、故障传递和故障保护。设计完成后分别从电源联锁环路的响应时间、核心控制板故障引发电源环路联锁的总时间和设备故障响应等三个方面进行测试,测试结果表明,在电源发生故障时,模块故障联锁保护系统满足电源样机对实时性和可靠性的要求,达到设计目标。     

基于EPL的分布式时钟同步方法

工业以太网协议Ethernet POWERLINK(EPL)分布式站点的时钟同步方法并不能在实时运行过程中保持很高的同步精度,无法满足特定环境下的控制要求。研究了工业以太网协议EPL的两种时钟同步机制,通过数理计算分析了时钟同步误差产生的原因,针对误差较大的缺点,提出了减小误差的方法。通过迭代计算消除了主从站同步报文往返的路径延迟,并设计基于现场可编程门阵列(FPGA)的集线器(Hub)用于EPL菊花链网络拓扑结构,有效地克服了时钟同步报文往返传输延时不一致的缺点,测试结果表明新方法明显优于协议自身的时钟同步方法,对于实现基于EPL的高精度分布式时钟同步网络具有重要意义。