高效率E类射频功率放大器

研究了E类RF放大器的电路结构、工作原理、存在问题以及解决的方法--差分和交叉耦合反馈结构,最后给出了E类放大器的实例.由于具有低成本、高集成度、多功用等优点,MOS工艺在射频功率放大方面有很大的发展潜力.在本文中,用0.6 u m CMOS工艺实现了E类放大器的设计.     

高线性度CMOS射频AB类功率放大器设计

CMOS射频AB类功率放大器广泛应用于单片集成无线芯片内.采用恒定最大电流的方法对其效率进行分析,采用归一化输入电压的方法对其线性度进行分析.利用AB类功率放大器系统增益的非线性与CMOS跨导非线性相互补偿,提高了CMOS射频AB类放大器的线性度.基于TSMC 0.18μm CMOS混合信号工艺,设计了一款两级射频AB类功率放大器.该射频功率放大器差动输入,单端输出,工作频段为804~940MHz,工作电压为3V.仿真指标为:增益为11dB,输出1dB压缩点为17.2dBm,OIP3为18.2dBm,附加效率为37%.     

射频E类功率放大器并联电容技术研究

为了使E类放大器工作效率最大,需要得到并联电容的确切数值.分析了含线性并联电容E类放大器的和含非线性晶体管寄生输出电容E类放大器的不同特性,给出了不同的设计方法.指出了E类功率放大器设计过程中分析和计算并联电容的难点,阐述了E类功率放大器中并联电容对电路性能的影响,同时给出了考虑并联电容的E类功率放大器的设计方法.     

1.8 GHz CMOS高效率E类功率放大器

电子产品的低功耗设计已成为研究的热点,低功耗、高效率功率放大器已成为降低系统功耗的关键所在.E类功率放大器是一种开关模式的功率放大器,理论上可以达到100%的漏极效率,具有广泛的应用前景.论述了用标准CMOS工艺实现高效率E类功率放大器所面临的诸多挑战以及一些相应的解决措施,并以0.18μm CMOS工艺设计了包含驱动级的两级结构的E类功率放大器.Spectre仿真结果表明,所设计的功率放大器在 25.5 dBm的输出功率时,具有52.8%的功率附加效率.     

一种55 nm CMOS 5 GHz高效E类射频功率放大器

为了减小功率放大器的功率损耗、提高功率附加效率,基于TSMC 55 nm CMOS工艺,设计了一种工作频率为5 GHz的高效率E类射频功率放大器。采用包含驱动级的两级电路结构,提高了电路的功率增益。对负载回路进行优化设计,改善了漏极电压与电流波形交叠的问题,进而提升了效率,同时降低了漏极电压的峰值,缓解了晶体管的击穿压力。仿真结果表明,电源电压为2.5 V时,该放大器的输出功率为21.2 dBm,功率附加效率为53.1%。     

E类射频调谐功效的分析与设计

介绍了E类调谐功效的主要特点，提出一种分析与设计的新方法，实验结果与理论分析基本相符。     

CMOS功率放大器在射频识别技术中的应用概述

针对国内外射频识别技术的迅猛发展,结合射频识别技术的应用背景,阐述了读写器中最大的耗能器件—功率放大器的研究现状;指出CMOS工艺应用于功率放大器设计的局限性和可行性;最后,探讨了将CMOS功率放大器应用于射频识别技术的主要研究方向。     

LTE MTC射频发射机中CMOS功率放大器设计

针对LTE MTC蜂窝物联网通信下的应用场景,本文给出了一种基于TSMC 65nm CMOS LP工艺设计的AB类线性功率放大器,为达到一定的功率增益要求,采用两级级联结构,包括驱动级和功率级,两级电路均采用差分结构,可以在不提高电源电压的情况下,达到足够的输出功率和线性度,同时还有利于抑制共模噪声,减小寄生参数及键合线电感对电路性能的影响。为了避免晶体管被击穿,同时提高输入输出端口之间的隔离度,两级电路均采用共源共栅(Cascode)结构,后仿真结果表明,电源 电压3.3Ｖ情况下,功率放大器在1180ＭＨｚ~1920ＭＨｚ频段工作稳定,输入反射系数S11<-10ｄＢ,输入匹配良好,输出1ｄＢ压缩点为24.1ｄＢｍ,饱和输出功率大于26ｄＢｍ,功率增益大于20ｄＢ,输出1ｄＢ,压缩点出的功率附加效率25%,峰值效率达到30%。     

高效率低谐波失真E类射频功率放大器的设计

引言 近年来，随着无线通讯的飞速发展，无线通信里的核心部分——无线收发器越来越要求更低的功耗、更高的效率以及更小的体积，而作为收发器中的最后一级，功率放大器所消耗的功率在收发器中已占到了60％～90％，严重影响了系统的性能。所以，设计一种高效低谐波失真的功率放大器对于提高收发器效率，降低电源损耗，提高系统性能都有十分重大的意义。     

CMOS工艺射频功率放大器的实现与验证

射频功率放大器是无线设备的关键器件,GaAs工艺被广泛使用在射频功放的设计制造上。而CMOS工艺在生产成熟度和成本上有很大优势,主要关注用CMOS工艺来做射频功放的问题,介绍世界上第一颗量产的CMOS功放及其所使用的特殊技术。利用一款成熟的手机产品,替换这颗功放及外围器件,最后与原产品进行对比测试。     

An RF Power Amplifier in a Digital CMOS Process

A two stage class B power amplifier for 1.9 GHz is presented. The amplifier is fabricated in a standard digital EPI-CMOS process with low resistivity substrate. The measured output power is 29 dBm in a 50 load. A design method to find the large signal parameters of the output transistor is presented. It separates the determination of the optimal load resistance and the determination of the large signal drain-source capacitance. Based on this method, proper values for on-chip interstage matching and off-chip output matching can be derived. A envelope linearisation circuit for the PA is proposed. Simulations and measurements of a fabricated linearisation circuit are presented and used to calculate the achievable linearity in terms of the spectral leakage and the error vector magnitude of a EDGE (3/8-8PSK) modulated signal.     

2.4 GHz CMOS功率放大器设计

利用CMOS工艺设计的功率放大器具有制造成本低的优点。介绍一种使用中芯国际（SMIC）公司0．18μ CMOS工艺设计的A类功率放大电路。采用单端两级放大。结构简单并且能够稳定工作。该功率放大器中心工作频率为2．4GHz。电路用Cadence公司的SpectreRF工具进行模拟,1dB压缩点输出功率22dBm，最大输出功率24dBm，可应用于蓝牙系统发射模块。     

2.4GHz CMOS线性功率放大器设计

利用双重器件提高线性度的方法,设计了一个两级电路结构的线性功率放大器,可应用于蓝牙系统发射模块。电路基于台基电公司（TSMC）0.18μm互补金属氧化物半导体（CMOS）工艺进行设计,该功率放大器的中心工作频率为2.4GHz,利用ADS2008U2对电路进行模拟仿真。仿真结果显示,当输入信号功率为-7.8dBm时,功率增益为30.6dB,功率附加效率为26.67%,1dB压缩点输出功率为22.79dBm,具有很高的线性度。     

音频功率放大器的CMOS电路设计

完成了一种桥式连接音频功率放大器的仿真和设计。该音频功率放大器的主体为桥式连接的两个运算放大器,使用尽可能小的外部组件提供高质量的输出功率,不需要输出耦合电容、 自举电容和缓冲网络。应用Cadence的Spectre模拟仿真工具进行电路仿真,得到其电路指标如频响特性、电源电压抑制比、总谐波失真等均达到要求。该音频功率放大器具有良好的市场应用前景。     

2-GHz CMOS射频低噪声放大器的设计与测试

本文采用CMOS工艺,针对无线通信系统前端(Front-end)的低噪声放大器进行了分析、设计、仿真和测试.测试结果表明,该放大器工作在2.04-GHz的中心频率上,3dB带宽约为110MHz,功率增益为22dB,NF小于3.3dB.测试结果与仿真结果能够很好地吻合.     

低功耗CMOS低噪声放大器的设计

针对低功耗电路设计的需求,提出了一种低功耗约束下CMOS低噪声放大器的设计方法,并与传统的设计方法进行了对比。模拟结果表明,按照该方法基于0.18μm CMOS工艺设计的工作于1.58 GHz的低噪声放大器,在仅消耗1.9 mA电流的条件下,噪声指数小于1 dB。     

低功耗CMOS集成运算放大器的研究与设计

基于0.35μm N阱硅栅CMOS标准工艺,设计了一个工作电压为±2.5 V的CMOS两级全差分运算放大器。通过采用密勒电容和调零电阻串联的补偿电路,有效地改善了电路的频率响应特性,提高了转换速度,使该两级运算放大器在获得较大输入共模范围和输出摆幅的同时,还获得了较高的增益及相位裕度,满足便携式电子产品的低功耗、高性能要求。Cadence SpectreBSIM3V3模型仿真结果表明,在10 GΩ负载电阻和1 pF负载电容并联的条件下,该两级运算放大器的功耗为3 mW,开环直流电压增益为73 dB,单位增益带宽达到90 MHz,相位裕度为47°。     

RF Class-E Power Amplifier Design Based on a Load Line-Equivalent Capacitance Method

In this research work, an alternative methodology to design radio frequency (RF) class-E amplifier is proposed and verified. The conventional design procedure starts with a switch idealization of the device and extraction of the output capacitance based on S parameter measurements. Since these ideal conditions lead to non-optimal values at microwave frequencies, an optimization procedure on these values, using a non-linear model of the device, has to be applied in order to obtain higher performance. Unlike this legacy procedure, the proposed method starts the design of the RF class E power amplifier with the non-linear model directly to determine a more representative value of the equivalent capacitance, and thereby considering all the non-ideal and non-linear features of the device.     

CMOS 射频低噪声放大器的设计

讨论了CMOS射频低噪声放大器的相关设计问题,对影响其增益、噪声系数、线性度等性能指标的因素进行了分析,并综述了几种提高其综合性能指标的方法。在此基础上,采用SMIC0．25μm CMOS工艺库,给出了3．8GHz CMOSLNA的设计方案。HSPICE仿真结果表明：电路的功率增益为13．48dB,输入、输出匹配良好,噪声系数为2．9dB,功耗为46．41mw。