一种M序列的高效生成算法

基于Ｍ序列的一种生成模型，结合计算机的特点，构造一种Ｍ序列的高铲生成算法，可以在资源十分有限的条件下快速生成Ｍ序列。     

∮3上的一个4元布尔函数生成的M序列及其反馈函数

M序列是目前广泛应用的一种伪随机序列.在本文中,对于F3上的4元布尔函数f(x1,x2,x3,x4)=x1+x2+x3+x4,我们证明了F3上的三元4级移存器SR(f)的状态图G(f)为6个互不相交的圈,进而利用并圈法给出了由6个圈合并的15000个M序列以及相应的15000个M序列反馈函数.     

一种M序列的高效生成算法

提出了M序列的一种生成模型，结合计算机的特点，构造了一种M序列的高效生成算法，可以在资源十分有限的条件下快速生成M序列。     

无记忆M序列生成算法的密钥嵌入

给出了一大类距离函数,证明了该类中任何一种距离函数都能够无记忆快速生成M序列。在此基础上,进一步系统给出了无记忆M序列生成算法的密钥嵌入方式,从而基本解决了无记忆M序列生成算法的密钥嵌入问题。     

Dynkin型反馈移位寄存器的周期序列

系统研究了Ｄｙｎｋｉｎ 型反馈移位寄存器，给出了ｎ 长码是Ａｎ 型Ｄｙｎｋｉｎ 反馈函数的周期码的充分必要条件，从而得出了所有周期码及其周期．     

Dykin型反馈移位寄存器的周期序列

系统研究了Ｄｙｎｋｉｎ型反馈移位寄存器，给出了ｎ长码是Ａｎ型Ｄｙｎｋｉｎ反馈函数的周期码的充分必要条件，从而得出了所有周期码及其周期。     

产生2元M序列的一个新算法

M序列是非常重要的伪随机序列.给出了2元n级M序列的一个新的递归算法,该算法所需存储空间约为4n比特.而且只要经过一些修改便可生成大量的M序列.     

一种快速生成k元de Bruijn序列的算法

De Bruijn序列是一类最重要的非线性移位寄存器序列.通过并置所有循环圈的周期约化,进而提出一种新的生成 k元 de Bruijn序列的算法.该算法每步运算可生成一列元素而不是一个元素,因此减少了运算次数,加快了生成速度,且在 n≥ 3和 k≥ 4时,这种算法能生成一大批 de Bruijn序列.     

M序列用于防窃听技术的VHDL实现

介绍了m序列的性质、产生方法及m序列在保密通信中的应用.利用m序列使加密的信号具有伪噪声的特点,以达到隐藏信息的目的,在信号接收端再加以解密,恢复出原始信号.文中给出了原理框图和基于MAX+PlusII平台用VHDL语言实现的仿真波形.     

延迟m序列线性组合的递推算法

在建立延迟ｍ序列产生器的电路模型的基础上，把延迟ｍ序列由ｍ序列产生器某些寄存器级模２和而成的组合问题映射为互反序列产生器的状态，推导出互反序列产生器状态的递推式，提出了延迟ｍ序列线性组合分析的普遍递推算法     

一种实用的密钥流生成器方案

设计了一种密钥流生成器方案,方案参考“停走”（Ｓｔｏｐ－ａｎｄ－Ｇｏ）生成器的思想和“交替”的产生方式,利用４ 个线性反馈移位寄存器（ＬＦＳＲ）相互驱动的非线性逻辑组合生成伪随机序列,并证明了该伪随机序列在线性反馈移位寄存器的联结多项式的次数ｎ 比较大时,具有周期大、线性复杂度高和均匀分布的“０”、“１”个数等安全特性,该伪随机序列可以很好地作为密钥流生成器使用．还给出了一个简单实现例子．     

一种改进的STUMPS架构

由于科学技术的快速提高,单一芯片中所能包含的晶体管的数目越来越多,相对造成了芯片可测试度的降低,以及测试成本的增加。传统的STUMPS-based LBIST测试方法中,常会有故障覆盖率不够高和测试时间太长的缺点。该文提出了用Test-Per-Clock的方式来处理待测电路,并配合空间压缩器和存储装置使用,降低了故障覆盖率,减少了测试时间。     

基于FPGA的可配置伪随机序列发生器的设计与实现

 设计实现了一种数据率可调,m序列级数可配置的伪随机序列发生器.该设计在线性反馈移位寄存器基础上,通过线性反馈函数来产生模最长的m序列,并利用FPGA的可重构性与灵活性,采用硬件描述语言VHDL进行设计,使用Quartus Ⅱ 8.0进行综合布线,最终适配到DE2开发板用示波器等设备进行了测试.系统设计具有结构简单、安全性高、运行速度快、灵活性强,可被广泛应用于网络、通信、信息安全等领域.     

SRAM的一种可测性设计

用ETCO算法对SRAM进行了内建自测试设计．首先说明了设计的原理，进而对电路中所用的各个单元电路进行了设计，主要包括地址计数器、数据计数器和BIST控制器等．设计出的电路可针对具体的故障模型设置相应的测试长度，从而获得预期的故障覆盖率．测试时不需存储正确响应，并可通过一个响应标志位表示检测的结果．可测性部分对电路硬件的开销较小，所设计的电路在工作站上已成功通过仿真，此电路可广泛应用于嵌入式SRAM，以降低电路的测试难度．     

pn-周期二元多维序列2-adic联合复杂度快速算法

本文提出了一个快速算法确定pn-周期二元FCSR多维序列2-adic联合复杂度,给出了该算法理论上的推导,产生了Pn-周期二元多维序列2-adic联合复杂度一个上界,在确定的条件下,这个上界是好的.     

一种基于GEP演化布尔函数的流密钥算法

密钥产生器是流密码系统的核心部件,根据非线性组合流密钥生成器的构造思想,本文提出了一种新的RSA-LFSR密钥流产生器,该产生器将RSA与LFSR算法相结合所产生的随机序列用一种基于基因表达式程序设计(GEP)的演化布尔函数进行组合运算输出密钥流;并对此产生器生成的不同长度密钥序列进行安全性检验.通过游程检验、频数检验、序列测试和线性复杂度计算的实验证明,使用基于GEP演化布尔函数的RSA-LFSR密钥流产生器要比传统的非线性组合密钥生成器更具优越性和安全性.     

一种凸序列的（max,＋）最小实现方法

研究了半环（Ｓ,,）上的凸序列,提出一种可实现凸序列的（ｍａｘ,＋）最小线性实现方法．     

RS码的最小重量译码算法及其实现

本文研究ＲＳ码的最小重量译码算法，这种算法以捕错译码技术为基础，结合对错误的系统搜索来实现译码，算法的原理简明，特别适合于大纠错能力的ＲＳ码的译码运算，文中还提出采用该算法的多路平行译码器的实现方案，其传输速率可达１０Ｍｂｉｔｓ／ｓ以上。