一种新的超准正交空时网格码及性能分析

提出了一种新的超准正交空时网格码(SQOSTTC),这种新的超准正交空时网格码是在一种基于旋转因子的准正交空时分组码的基础上提出的,它可以取得全速率和完全分集,并且不增加编码和解码的复杂度.本文通过分析编码增益距离(CGD)和成对差错概率,对新的超准正交空时网格码的性能进行了分析.理论分析和仿真实验结果表明,在相同的频谱利用率下,本文提出的超准正交空时网格码比Jafarkhni等人提出的超准正交空时网格码的性能有明显的提高.     

网格编码调制与空时块码的级联和空时格码的比较

介绍了空时编码,阐述了正交空时分组编码的编解码过程及其与网格编码调制相结合的系统,并对空时分组编码、空时格栅编码、网格编码调制和空时分组编码级联这三者在相同的发送功率、相同的信息速率和相同的频带利用率的条件下的BER(误比特率)性能进行了比较,得出简单的网格编码调制和空时分组编码级联后的系统,可以比同复杂度甚至更高复杂度的空时格栅编码系统节省SNR(信噪比)。结论是针对两根发送天线和一根接收天线的,但对于更多天线的无线系统同样适用。     

一种基于空时分组码和对角分层空时码的内接码

空时编码是实现宽带无线数据通信的一种极有潜力的技术．本文基于空时分组码和对角分层空时码的各自特点提出了一种内接编码方案．这种编码方式可以在既定的发射天线数下,根据信道环境的优劣,通过调整内接码中空时分组码维数来控制系统误码率性能和系统容量。仿真结果表明,用该内接码可以对应于不同的误码率要求,尽可能地提高系统容量。     

分布式Alamouti空时码的信道容量分析

针对分布式Alamouti空时码（DASTC）系统的信道容量求解问题，提出了一种求解DASTC系统的信道容量闭式解及其上界的方法．该方法根据DASTC系统利用多节点联合发送信息的特点，选择距离信源节点最近的空闲节点作为中继节点构建了DASTC系统的无线中继信道模型，采用网络信息论中的最大割最小流定理，将DASTC信道模型分为广播信道模型和多接入信道模型，     

衰落信道中空时网格码成对差错概率的研究

为获得衰落信道中空时网格码(STTC)的性能估计,对STTC的成对差错概率(PEP)进行了研究.利用矩母函数(MGF)分析方法,推导出对于Rician和Nakagami-m不同衰落信道条件下STTC的PEP的单变量积分形式的准确表达式,并且分别对快衰落和慢衰落信道下PEP的性能进行了分析.研究表明,利用PEP单变量积分形式能够更精确地估计STTC的性能.     

基于匙孔信道的空时网格编码技术及其性能

针对瑞利信道中所得的一些结论不适用于匙孔信道,研究了基于匙孔信道的宅时网格编码技术,建立了信道模型,分析了匙孔信道的容量和性能,给出空时网格码的编码准则,从而设计出最佳的空时网格码.仿真结果表明,匙孔信道的容量、性能与瑞利信道相比明显下降,由编码准则得到的码字较瑞利信道最佳编码性能提高1 dB左右.     

垂直分层空时码的迭代检测算法

为解决垂直分层空时码的最优最大似然（ML）检测难以实现,而常用检测算法的性能受到错误传播影响的问题,提出了一种垂直分层空时码的迭代检测（ID）算法．该算法利用多天线接收信号的软信息进行迭代并行消除干扰,有效地降低了错误传播的影响．仿真结果表明,ID算法的收敛速度快,其检测性能比常用的ZF—DFE算法有明显的提高;在低信噪比区域,ID算法的检测性能与ML算法相当．     

基于GPS码信号跟踪的空时自适应处理算法

介绍了GPS码信号的模型,以及实时白化和扩展卡尔曼滤波的工作原理.提出了一种改进的空时自适应处理算法,运用该算法能够使GPS接收机抑制射频干扰、精确跟踪并使捕获码信号的性能得到提高.射频干扰中含有宽带干扰和窄带干扰,窄带干扰用自回归过程来模拟并通过实时白化得到抑制,宽带干扰通过空间零陷得到抑制.空间零陷是通过估计一个采样的协方差矩阵,并把它求逆,然后输入卡尔曼滤波器来实现的.通过计算机仿真证实了在严重的干扰情况下该算法的鲁棒性,以及优于码跟踪环的性能.     

一种新的空时码及其盲信道估计

本文提出了一种新的空时码——Hankel空时码。如果在多入多出(MIMO)通信系统中采用这种空时码,那么就能对MIMO系统的传输信道进行盲信道估计,也给出了相应的信道盲估计的算法。另外,相对于其它几种常用的空时码,所提出的空时码可以实现更高的传输速度。仿真结果表明在不同发射和接收天线个数、传输速率以及数据分组条件下,针对所提出的空时码的盲估计算法的性能。     

基于多种调制方式的超宽带空时网格编码

为结合多入多出系统和超宽带的优点来实现高速高效的传输,将空时编码技术应用于超宽带系统中,讨论了基于脉冲位置调制(PPM:Pulse-Position Modulation)、脉冲幅度调制(PAM:Pulse-Amplitude Modulation)以及双正交调制3种不同方式的超宽带空时网格编码方案。考虑在发送和接收端已知信道状态信息,分别建立了3种方案的发射接收模型。仿真结果表明,在高斯信道和IEEE802.15.3a信道条件下,采用PPM的超宽带空时网格编码方案的性能都远优于其他两种方案,当信噪比为8dB时,误码率降低10~100倍。进一步考虑在存在多用户干扰条件下,该系统性能随用户数的增加而下降。     

一种基于Cox框架与卷积码的图像水印算法

提出一种新的图像水印算法。算法基于Cox水印系统框架思想,利用高维空间中高斯伪随机信号的正交性,把传统数字通信的正交调制与卷积纠错码结合起来,实现一种卷积正交调制水印编码。与文献现有的传统多符号正交调制相比,得到了码距更大的水印信息向量集,从而提高嵌入有效性、改善水印系统性能。     

基于网格的缩短(38,26)BCH码的自适应维特比译码算法

针对伽利略搜救系统（Galileo/SAR）物理层协议中采用的缩短（38,26）BCH码,提出了一种自适应维特比译码算法（AVA）.文中给出了缩短（38,26）BCH码的最优网格,在此基础上,提出了AVA,该算法在维特比译码算法（VA）的基础上设计了一个丢弃门限,只保留最有可能的路径.丢弃门限值随着信噪比的变化,可以自适应调整,使得AVA在保持与VA几乎相同的误码率性能的基础上,尽可能地降低译码复杂度.同时,文中给出了丢弃门限的估计方法,并确定了不同信噪比下的最佳丢弃门限值.仿真结果表明具有最佳丢弃门限的AVA在保持与VA误码性能几乎相同的基础上,译码复杂度有着极大程度的降低,特别是在信噪比高时,译码复杂度下降得更加明显.      

数字信道模拟器中随机误码插入的设计和实现

随机误码插入是数字信道模拟器设计中的关键技术之一。提出了数字信道模拟器中一种高精度的随机误码插入方法,该方法结合了线性同余法和中心极限定理,并采用FPGA＋ARM实现了数字基带信号的随机误码插入,具有精度高、容易实现的优点。Matlab仿真结果和测试数据验证了算法的可行性。     

栅格终止方案对Turbo码性能的影响

针对码速率为1/3、编码存储级数为m的Turbo码,研究了3种栅格终止方案:传统的单归零栅格终止方案,作者提出的前m尾交织双归零栅格终止方案和第三代移动通信系统(3GPP)推荐采用的无尾交织双归零栅格终止方案.Turbo码的译码采用软输出维特比算法(SOVA).从译码原理出发,对3种栅格终止方案的设计、译码性能及编码效率进行了分析和比较,并通过仿真给出了分别采用3种栅格终止方案的Tur bo码的误码率曲线.仿真结果表明,前m尾交织双归零栅格终止方案具有最低的误码率底限.     

栅格终止方案地Turbo码性能的影响

针对码速率为1/3、编码存储级数为m的Turbo码,研究了3种栅格终止方案：传统的单归零栅格终止方案,作者提出的前m尾交织双归零栅格终止方案和第三代移动通信系统（3GPP）推荐采用的无尾交织双归零栅格终止方案。Turbo码的译码采用软输出维特比算法（SOVA）,从译码原理出发,对3种栅格终止方案的设计、译码性能及编码效率进行了分析和比较,并通过仿真给出了分别采用3种栅格终止方案的Turbo码的误码率曲线,仿真结果表明,前m尾交织双归零栅格终止方案具有最低的误码率底限。     

MIMO系统中基于空时分组码的信道盲估计算法

提出了一种基于空时分组码的信道盲估计算法,算法利用空时码的码构造进行盲估计。通过对信道输出进行子空间分解发现,如果信号子空间完全由信道参数确定,则可以对信道参数进行估计。该算法针对的是一般的空时分组码结构,文中通过仿真验证了一些特殊的分组码的信道估计性能。     

基于Keil C51的单片机仿真器的研究与实现

文章基于Keil C51软件编译系统,论述了51系列单片机仿真器的设计思路和实现方案。该装置是一款物美价廉的单片机软、硬件的学习工具和开发工具,有着重要的使用价值和推广价值。     

线性检测中的最优空时编码设计与分析

针对传统空时编码最大似然译码复杂度高的问题,提出一种基于线性检测算法的最优空时编码方案(LO-STBC).首先将发送符号与服从特定规则的传输符号系数矩阵线性组合构成空时编码矩阵,然后将该空时编码矩阵的各行从多根发射天线上并行传输,最后在接收端使用等效信道线性检测译码.相比于传统编码,LO-STBC编码的误比特率性能最优,与信道编码联合使用时可以获得最大分集增益,并且可有效降低自适应传输应用时的计算复杂度.仿真结果表明,在相同传输速率下,LO-STBC编码的误比特率最接近理论性能曲线,比传统编码低0.5 dB,在带有信道编码的系统中分集增益优势明显.     

基于FPGA的时统设备的IRIG-B时间码设计

提出了一种以FPGA为核心,外围控制电路与D/A转换电路相结合的方法实现的IRIG-B DC码和AC码元的设计,重点分析了FPGA内部模块的具体实现过程.该设计既能检测时统设备输入端口是否工作正常,同时也能检测时统内部守时功能和交流码调制比的范围.