基于FPGA的DES加密算法的高性能实现

在分析DES算法原理的基础上,详细阐述一种基于VHDL描述、FPGA实现的DES加密算法系统的设计和仿真结果.该系统采用了一种基于子密钥预先计算的新型流水线设计方案,克服了传统DES流水线实现方式的缺点,使系统的密钥可动态刷新.并在硬件资源消耗有所降低的情况下,进一步提高系统的处理速度,系统最高时钟频率为222.77 MHz.信息加密的速度为14.26Gb/s,是最快软件实现方式的112倍.同时系统还具有设计灵活,可靠性高.可重用性强.升级方便等特点.     

基于FPGA的3DES加密算法高速实现

介绍了3DES加密算法的原理并详尽描述了该算法的FPGA设计实现，设计中还采用了流水线技术来提高速度，添加了输入和输出接口的设计以增强应用的灵活性，各模块均用硬件描述语言VHDL实现，最终下载到FPGA芯片Stratix中。     

DES加密算法的高速FPGA实现

DES(数据加密标准)算法是一种应用广泛的分组密码算法.文中在分析算法机理的基础上,对如何用FPGA(现场可编程门阵列)高速实现算法进行了分析和讨论,详细阐述了子密钥生成、S盒设计、流水线设计及子密钥延迟控制的方法,采用Verilog硬件描述语言对算法进行了FPGA仿真,并对算法的性能进行了分析.     

基于FPGA的DES加密算法实现

在分析DES加密算法的基础上,利用流水线技术和分时复用技术,设计了两种流水线结构和复用结构的DES加密算法电路,功能仿真正确,并以Xilinx FPGA为实现基础,结合纯组合逻辑结构,分析对比上述几种方案在速度和资源方面的优劣。其中最快一种实现方案最高时钟频率可达139 MHz,加密速度达到8.9 Gbit·s^-1     

DES加密算法在低成本FPGA上的实现

针对当前网络与通信领域对于信息安全的广泛需求,以普遍使用的DES加密算法为研究对象,面对百兆以太网等中低端应用,利用现有的SPARTAN IIE FPGA加以实现。在系统设计中,对算法系统性能、资源占用和通用性进行了综合考虑,根据实际硬件进行优化,提出了资源占用率低、加密速度快的解决方案,并由硬件验证其正确性。     

基于FPGA的DES算法硬件实现

加密算法是军用通信研究的重点之一,信息加密的优劣决定了通信的安全性。DES算法(Data Encryption Standard)是一种具有极高安全性且广泛应用于数据加密领域的加密标准,其常常应用于POS,ATM,IC卡等中。将DES算法与现代军用武器相结合,可以大幅度提高大型武器的可靠性。根据DES算法的基本原理,从减少资源占用量的角度出发,使用VHDL语言在FPGA平台上进行代码设计和逻辑实现;较小逻辑资源、更高的时钟频率更加适用于军用双向通信链路系统。     

DES加密算法的FPGA实现

为了实现一块具备高速加密/解密功能的DES芯片,在介绍了DES加密/解密算法原理的基础上,使用VerilogHDL语言对DES算法进行了实现。仿真结果表明该DES加密/解密模块功能完全正确。本模块基于Altera公司的Stratix系列EP1S10B672C6芯片,最高工作频率可达106 MHz,数据编码速率最高可达6 Gb/s。     

基于FPGA的3DES加密系统的设计与实现

针对网络通信安全问题,分析了3DES加密算法的原理,描述了该算法FPGA设计的高速实现,各个模块均用硬件描述语言（VHDL）实现。系统最终在XilinxISE10．1开发工具下进行编译、仿真验证及逻辑综合,完成了对数据的加解密运算。仿真结果表明,该系统可广泛应用于网络安全产品及其电子安全设备中。     

3DES IP的小面积实现

论文介绍了3DES算法的流程,并给出了三种硬件的实现方式。在三种实现方式中,详细描述了一种小面积的硬件实现方法,并基于Xilinx的FPGA实现。小面积实现方法占用资源小,适合于低端加密运用。     

基于FPGA的DES加密算法在光传输设备中的应用

首先介绍了DES加密算法的基本原理和加密过程,给出了基于FPGA的DES加密算法的硬件实现,并将基于FPGA的DES算法应用到光传输设备中,实现了光传输设备的加/解密功能.     

基于FPGA的CRC校验算法的实现

由于FPGA具有速度快、效率高、灵活稳定、集成度高等优点,所以在串行通信中采用FPGA来实现串口通信是十分必要的。由于通信传输的不确定性以及干扰等原因,串行通信经常会出现异常情况[1]。因此,在串行通信中添加CRC校验,可大幅度提高通信的可靠性。在论述了CRC校验原理的基础上,提出了硬件实现原理,并用VHDL硬件描述语言实现CRC校验,验证了方案的可行性。     

用FPGA实现快速傅立叶变换

介绍了一种基于FPGA的FFT算法的实现方法。用VHDL语言完成系统设计描述，经过编译、综合和下载，给出了仿真测试的结果。在FPGA芯片上运行的兀叩算法具有速度快和抗干扰能力强的硬件实现的优点；用VHDL语言实现的基于FPGA的FFT算法具有很好的可移植性，可以重复使用，从而大大提高了设计效率。     

扫描SAR成像中SPECAN算法的FPGA实现

为满足扫描成像合成孔径雷达( SAR)系统小型化和低功耗的迫切需求,给出一种频谱分析( SPECAN)算法的现场可编程逻辑门阵列( FPGA)实现,整个成像流程被划分为多个时分的阶段并分配到可复用的运算单元和控制逻辑中,并且提出一种基于FPGA的优化处理结构,将所有的信号处理功能集成在单片FPGA中。在实验与验证部分,通过FPGA处理结果与MATLAB运算结果的对比,以及实际成像试验结果表明了设计正确性和结构的工程实用性,适用于机场跑道、汽车高速公路的检测和定位。     

基于C语言的DES与RSA数据加密算法实现与分析

详细分析和介绍了DES和RSA加密算法的原理,通过C语言具体实现两种算法的加密和解密过程。同时对两种算法的差异进行分析和比较,总结出两种加密算法的特点。     

基于CORDIC算法的正余弦运算的FPGA实现

正余弦函数在任意次谐波电流的无锁相环ip-iq检测法中有着重要应用.本文在基于传统的CORDIC算法的理论分析和实验的基础上,提出了一些优化措施.采用VHDL语言完成了正弦函数、余弦函数的运算系统设计,给出了具体计算公式,通过了仿真与适配;利用三角函数的对称性,将输入角度的范围扩大到一个完整的周期.成功地实现了正弦函数...     

OFDM系统中FFT算法的FPGA设计与实现

针对FFT算法在OFDM系统中的应用,对一般的FFT算法进行比较分析,设计了一种便于FPGA硬件实现的基4 FFT算法结构。该实现结构的设计以简化电路结构,节省硬件资源,便于扩展维护为目的,以第一级运算为基础实现多级FFT运算,采用了电路复用技术,以一种新的数据排序方式实现正序输入,正序输出,简化旋转因子的排列,并对一些相关的关键技术进行了设计改进。本设计在ISE10.1平台采用VHDL语言编程实现,并通过了仿真验证。