单片精密型V／f,f／V转换器

本文介绍ＴＣ（４０１型单片精密Ｖ／ｆ、ｆ／Ｖ转换器的性能特点、工作原理和典型应用，它具有准确度高，频率范围宽、使用灵活、微功耗等优点，适用于数字仪表及测控系统中。     

精密的实用型I/V变换器

RCV420是美国B-B公司生产的一种精密电流、电压变换器。它能将4～20mA的环路电流变换成0～5V的电压输出。作为一种单片集成电路具有可靠的性能和很低的成本。除具有精密运放和电阻网络外,还集成有10V基准电压源。在不需要外调整的情况下,可以获得86dB的共模抑制比和40V的共模     

适用于高性能微分模／数转换器的误差校正技术

本文描述了克服可能影响电荷再分布模-数转换器(ADC)精度的几种误差机制的误差校正技术;用校正电路和自校准算法来提高微分ADC的共模抑制;改进后的技术用于自校准电容器比率误差而获得更高的线性度;采用平方电压系数(QVC)自校正方法,把由于电容器的电压依赖关系引起的ADC的剩余误差减至最小;最后,用有数字误差校正线路的双比较器拓扑来避免由于比较器阈值滞后而引起的误差;用这些技术设计的全微分电荷再分布ADC,已用金属-多晶硅化物电容器的5V1μmCMOS工艺制作出来;逐次近似转换精度达到16位,在200kHz速率下转换时,其共模抑制大于90dB。     

基于对数转换器的暗电流测试系统

文章提出一种使用对数转换器进行宽量程、高精度暗电流测试的方案,分析了电流计的通用模型,并开发出一套测试系统,测试灵敏度可达0.1pA,远高于目前国内能够提供的测试仪表.仪器自带偏压输出,除用于光电探测器暗电流的测试、微弱光功率测量外,还可以测量器件的击穿电压、材料的绝缘电阻等.该仪器亦能通过串口与计算机组成功能更强的测试系统.     

I2C 总线 A/D、D/A 转换器

使用串行I^2C总线，使单片机硬件系统的设计具有简单、紧凑、易于维护、故障率低的特点。介绍了新型A/D、D/A转换器芯片的软硬件设计方法。     

一种低噪声、宽动态范围I／F转换器的设计

本文详细介绍了一种低噪声、宽动态范围I／F转换器的设计方法，并给出了设计结果。     

自整角机-数字转换器及其应用

本文主要介绍自整角机－数字转换器的工作原理，以12位自整角机一数字转换器在PXI平台中的应用。     

对数放大器特性研究与应用分析

从分析连续检波式对数放大器的特性参数入手,对其传输函数进行了数学推导,重点讨论了影响其传输特性的主要因素,通过Matlab和MatrixX仿真,研究了输入动态范围与级联级数、单级增益和对数精度的相互关系,得出了两点结论:一是在限定动态范围的前提下采用的级数越多其单级增益越小而精度就会越高,二是采用双放大链结构可以提高对数起点,从而提高其稳定性.最后将结论应用于塔康信标接收机实际电路的分析中.     

MCM真对数放大器

本文介绍了ＭＣＭ真对数放大器的设计原理，通过ＳＨ３０６的有关数据，展示出它广泛的应用范围，给出了应用数据和应用电路，供用户使用时参考。     

一种单片宽带真对数放大器的设计

介绍了一种单片宽带真对数放大器SB531的设计原理及其应用实例，并给出了实验结果。该放大器可广泛应用于通讯、雷达、电子对抗以及种种放大和电子测量设备中。     

对数跳跃加法器的静态CMOS实现

介绍了一种32位对数跳跃加法器结构.该结构采用ELM超前进位加法器代替进位跳跃结构中的组内串行加法器,同ELM相比节约了30%的硬件开销.面向该算法,重点对关键单元进行了晶体管级的电路设计.其中的进位结合结构利用Ling算法,采用支路线或电路结构对伪进位产生逻辑进行优化;求和逻辑的设计利用传输管结构,用一级逻辑门实现"与-民或"功能;1.0μm CMOS工世实现的32位对数跳跃加法器面积为0.62mm2,采用1μm和0.25μm 工世参数的关键路径延迟分别为6ns和0.8ns,在100MHz下功耗分别为23和5.2mW.     

对数跳跃加法器的静态CMOS实现

介绍了一种32位对数跳跃加法器结构.该结构采用EL M超前进位加法器代替进位跳跃结构中的组内串行加法器,同EL M相比节约了30 %的硬件开销.面向该算法,重点对关键单元进行了晶体管级的电路设计.其中的进位结合结构利用L ing算法,采用支路线或电路结构对伪进位产生逻辑进行优化;求和逻辑的设计利用传输管结构,用一级逻辑门实现“与-异或”功能;1.0 μm CMOS工艺实现的32位对数跳跃加法器面积为0 .6 2 mm2 ,采用1μm和0 .2 5 μm工艺参数的关键路径延迟分别为6 ns和0 .8ns,在10 0 MHz下功耗分别为2 3和5 .2 m W.     

对数跳跃加法器的算法及结构设计

本文介绍一种新型加法器结构——对数跳跃加法器,该结构结合进位跳跃加法器和树形超前进位加法器算法,将跳跃进位分组内的进位链改成二叉树形超前进位结构,组内的路径延迟同操作数长度呈对数关系,因而结合了传统进位跳跃结构面积小、功耗低的特点和ELM树形CLA在速度方面的优势.在结构设计中应用Ling's算法设计进位结合结构,在不增加关键路径延迟的前提下,将初始进位嵌入到进位链.32位对数跳跃加法器的最大扇出为5,关键路径为8级逻辑门延迟,结构规整,易于集成.spectre电路仿真结果表明,在0.25μmCMOS工艺下,32位加法器的关键路径延迟为760ps,100MHz工作频率下功耗为5.2mW.     

大动态连续检波式对数放大器的设计

介绍了大功态连续检波式对数放大器(SDLA)的设计方法、工作原理和结构。设计了一种对数精度小于1dB、劝态范围大于100dB的高精度大动态连续检波式对数放大器；给出了实际测试结果。该电路可广泛应用于通讯、雷达、电子对抗等电子设备中。     

一种对数求值器的硬件实现

经典CORDIC算法在双曲坐标系的向量模式下,进行对数函数计算时,为扩大收敛区域,采用增加一些特殊迭代的方法来实现。该算法简单易于理解,但实现时需要的硬件资源较多。文中针对该问题,提出一种改进算法,其利用其他区域与中心区域的距离关系转换后进行求值。最后进行硬件实现,综合结果表明,改进算法在资源和工作频率方面有明显优势。     

基于AD8318的对数检波接收机设计

基于AD公司的检波对数放大器AD8318，提出了一种新型的直接射频检波和视频对数放大合为一体的直接检波式对数接收机方案，介绍了连续检波对数放大器的基本理论和直接检波式对数接收机设计中的一些关键技术，并根据方案研制出一台S波段检波对数接收机，测试结果表明该接收机性能优良，达到预期指标。     

Logarithmic data converter suitable for hearing aid applications

A novel method for analogue-to-digital conversion with compressive /spl mu/-law transfer characteristic, suitable for hearing aid applications, is presented. The proposed method can be realised as low-power tunable analogue-to-digital converters in both pipeline and algorithmic architectures and is integratable in CMOS technology.