MPEG-4视频编码器象素压缩模块的VLSI结构设计

文章设计了一种基于MPEG-4的视频压缩编码器中象素压缩模块的VLSI结构。该设计采用分布算式结构——NEDA作为DCT变换的核心技术；应用基于LUT表结构使量化／反量化模块的设计简洁明了；同时对AC／DC预测模块还应用了新的存储策略，大大降低了FPGA中宝贵的存储空间。在满足处理速度和精度的要求下，利用了较少的晶体管数目和简洁的结构实现了象素压缩模块。     

适用于VLSI的一种并行乘法器结构

本文给出了二进制补码和无符号乘法器的通用表达式。对VLSI乘法器的结构进行了讨论。     

视频处理DSP并行接口的IP核设计

并行接口是我们设计的视频DSP中的一个重要组成部分。本文重点讲述了视频处理DSP并行接口的IP核设计方案、设计中的难点以及问题解决。根据该设计方案使用硬件描述语言（Verilog HDL)和采用自顶向下（TOP-DOWN）的设计方法实现了IP核。     

一种带外同步输入的视频发生器模块的设计

阐述了一种主要用于检测视频同步信号的基于ISA总线的视频发生器模块的设计过程。本硬件电路板还可以通过PC机对同步的选择与图像的发送进行控制，并具有故障检测的功能，其中的视频同步信号生成电路以及视频图像数据地址生成电路采用了PLD器件，这样就可以很方便 地去改变视频制式，也便于调试。     

基于流水的HEVC IDCT/IDST模块VLSI设计

2013年1月HEVC(High Efficient Video Coding)被ITU-T和ISO/IEC正式确立为新一代视频编码国际标准.为了实现更高的压缩效率,HEVC使用了多项新技术.在空间域变换方面,HEVC支持从4×4到32×32的可变尺寸的IDCT变换,同时根据模式进行4×4IDCT和IDST变换的选择.由此提出了一种HEVC IDCT/IDST变换架构.采用基于流水的数据流调度策略和系数矩阵优化方案,提升了硬件效率和接口带宽利用率.采用65nm工艺库综合后,一维IDCT/IDST单元的等效门数约为40K,最高工作频率为500MHz,与现有设计相比可以实现30%以上的硬件资源减少和60%以上的吞吐率效率提升.仿真结果显示该结构可以实现对4k×2k@30f/s视频的IDCT/IDST处理.     

空间模板卷积滤波的视频处理算法及其VLSI实现

文章讨论了空间模板卷积滤波算法在视频图像增强处理中的应用，给出了基于Laplacian算子模板卷积滤波算法的VLSI设计，并针对算法的硬件实现中所采用的嵌入式视频行存储器结构，讨论了面向FPGA和ASIC实现视频行存储器接口电路的设计。     

同步VLSI设计环境下AES模块的异步流水线结构实现

本文提出了一种可在同步VLSI设计环境下,由已有的流水线结构同步集成电路的算法或者RTL代码直接得到其异步集成电路网表的方法。并使用此方法,实现了128位异步AES加、解密模块。解密模块为多功能流水线,既可以进行生成子密钥运算,也可以进行解密输入数据。对加、解密模块均通过10级、5级、3级、2级流水四种结构分别实现并加以比较。     

一种适于VLSI实现的并行乘法器结构

本文首先讨论了数据格式与改进Booth算法的关系。用简化部分积的扩展符号位所在全加器的连接的方法提出了一种适于VLSI实现的并行乘法器结构。该结构已用于16×16和12×12高速乘法累加器的全定制设计中。     

一种视频图象分辨率提升的VLSI设计与实现

文章通过线性插值和sigmoidal插值的比较,提出了一种适合硬件实现的视频图象分辨率提升的VLSI结构.并在FPGA平台上通过了验证,实现了PAL/NTSC电视信号到800×600,1024×768的分辨率提升.     

EPP增强型并行端口IP核的VLSI设计

提出一种EPP增强型并行端口IP核的VISL设计思想及实现方案。介绍了EPP并口以及IP核的知识,给出该IP核的硬件实现结构。提出的设计方法具有可扩展性好,实现灵活的特点。该IP核很容易通过编程的方式实现与多种外部设备通信,并不依赖于主机的模式限制,可广泛用于多种FPGA开发系统中。     

一种MPEG2视频解码器的系统设计

对于设计像 MPEG2视频解码器的复杂系统 ,关键的难点是其系统结构的设计。文中设计了一种适合 VL SI实现的 MPEG2解码器的系统结构。它支持 MPEG2 (MP@ML)码流 ,并且兼容 MPEG1码流。为了设计和优化这个结构 ,采用硬件描述语言 VHDL 设计了系统级的 MPEG2视频解码器。此解码器在 Viewlogic系统中进行了模拟 ,并且对一些码流进行了测试验证。     

基于DSP的视频去雾并行处理方法

为提高视频去雾的实时性,结合DSP芯片DM6437的硬件特性,提出了一种基于暗通道模型的去雾并行处理方法。采用乒乓式DMA传输方法优化了暗通道处理的并行数据访问和运算效率,综合运用单指令多数据、数组扩展、查表法等方法建立了环境光图生成、像素校正等核心处理的并行计算模型,重点改进了一种均值滤波算法,其平均处理时间约4ms。最终对分辨率 的视频实现了11.4ms/帧的实时去雾处理,并保证了良好的去雾质量。     

一种用于并行H.264编码器的语法元素级分组并行算术编码器体系结构的评估

 设计了一种语法元素指令流驱动的全流水CABAC(Context-based Adaptive Binary Arithmetic Coding)熵编码VLSI结构,并对提出的语法元素级分组并行算术编码器的体系结构进行了设计和开销评估.该并行方法可以与现有符号级并行算法正交,可同时使用,适合大规模片上并行视频编码器;相比标准CABAC,增加约55%的晶体管即可实现2倍以上的符号处理加速比和>1Gbin/s的吞吐率.     

一种车载视频处理模块的设计与实现

随着视频图像技术的发展,车载视频系统需要处理视频的种类和数量越来越多,不仅需要处理多路标清PAL视频,还需要处理高清HDMI视频等。文章介绍了一种基于DSP+FPGA的车载视频处理模块,实现对多路外视频的实时处理。     

图形处理器协同运算的视频处理架构

多媒体视频处理的任务繁重,计算量大,很多算法无法在仅使用一颗CPU的条件下达到实时处理的速度。设计一套图形处理器协同运算的视频处理架构,它采用图形处理器与中央处理器配合,共同完成视频计算的任务。这种架构可以大大加速处理速度,并减轻中央处理器的负担。     

智能摄像系统视频采集模块的嵌入式结构

介绍的是实时视频采集模块的嵌入式结构,来实现智能的实时监控。嵌入式结构用赛灵思ML-507平台来进行开发。平台Virtex -5FXT FPGA设备中的FPGA结构中内嵌PowerPC440处理器,旋转变焦（PTZ）摄像机和VGA监视器与该平台连接。接口使用机载VGA输入视频编解码器和DVI发射器芯片。芯片的控制寄存器配置使用嵌入式PowerPC440处理器。应用软件用C语言编写。完成了视频的采集、传输、分辨率为640*480的显示。连接、处理能力高,FPGA消耗资源占18%,剩下的FPGA资源足够实现视频处理的应用。     

二维正交子波变换的VLSI并行计算

本文提出一个二维离散正交子波变换的ＶＬＳＩ并行结构，该结构将二维输入信号分解成不重叠的若干行组，从而使每组中的所有行被并行处理，而不同组的行的处理、不同级上的计算，以至不同信号的计算可以在此结构上流水线地进行。     

VLSI Photonic Ring Multicomputer Interconnect: Architecture and Signal Processing Performance

This paper presents the architectural design of a multicomputer interconnection network based on the use of optical technology. The performance of the system is evaluated on a set of signal processing applications. The interconnect uses Vertical Cavity Surface Emitting Lasers (VCSELs) and flexible fiber image guides to implement a physical ring topology that is logically configured as a multiring. Processors in the multicomputer are nodes on the ring and extremely high communication bandwidth is possible. Using the Laser Channel Allocation (LCA) algorithm and the Deficit Round Robin (DRR) media access protocol, the bandwidth available in the optical interconnect can be reconfigured to make efficient use of the interconnect resources. A discrete-event simulation model of the interconnect is used to examine performance issues such as throughput, latency, fairness, and the impact of reconfigurability.Roger D. Chamberlain completed the degrees BSCS and BSEE in 1983, MSCS in 1985, and DSc (computer science) in 1989 all from Washington University in St. Louis, Missouri. He is currently an Associate Professor of Computer Science and Engineering at Washington University, where he is Director of the Computer Engineering Program. Dr. Chamberlain teaches and conducts research in the areas of computer architecture, parallel computing, embedded systems, and digital design.Mark A. Franklin received his BA, BSEE and MSEE from Columbia University, and his Ph.D. in EE from Carnegie-Mellon University. He is currently a Professor in the Department of Computer Science and Engineering at Washington University in St. Louis, Missouri, and holds the Hugo F. and Ina Champ Urbauer Chair in Engineering. He founded and is former Director of the Computer and Communications Research Center.Dr. Franklin is a Fellow of the IEEE and a member of the ACM. He has been Chair of the IEEE TCCA (Technical Committee on Computer Architecture), and Vice-Chair of the ACM SIGARCH (Special Interest Group on Computer Architecture). His research areas include computer and systems architecture, ASIC and embedded processor design, parallel and distributed systems, and systems performance evaluation.Praveen Krishnamurthy received the Bachelor of Engineering degree from University of Madras (India) in 2000 and the MS degree in Computer Engineering from Washington University in St. Louis, Missouri, in 2002. He is currently a doctoral student at Washington University in St. Louis.Abhijit Mahajan received his B.E (Electronics) degree from University of Mumbai in 1998. He received is MSEE from Washington University in 2000. He is presently working with Broadcom Corporation in India. His main area of work is signal integrity and systems engineering.     

基于IP数据网络的视频会议方案设计与实施

视频会议能够提供位于不同地点的多个用户之间的通信,随着计算机网络、多媒体技术和通信技术的发展逐步得到广泛的应用,结合河北省广电网络集团秦皇岛燕山有限公司的视频会议系统的建设,介绍基于IP数据网络视频会议系统的设计和实施。