NAND Flash浮栅干法蚀刻工艺优化解决数据写入失效

随着移动终端的大量普及,存储器市场需求得到大幅度提升。NAND Flash以其大容量和体积小的优点,在目前的存储器市场占据着越来越重要的地位。产品良率是影响NAND Flash发展的一个重要因素。其中NAND Flash读写操作中的写入失效是良率损失最主要的原因。经分析,整合工艺的复杂性以及蚀刻制程工艺的局限性,浮栅和控制栅物理结构不完善会产生数据写入失效。着眼于对浮栅的干法蚀刻工艺进行改进,改善浮栅和控制栅物理结构,防止写入失效,从而得到最佳的良率。     

叠栅图在碳化物沉淀相研究中的一些应用

借助于叠栅图观察了合金钢中细小沉淀相的形貌和分布特征，确定了沉淀相的点阵常数及其同母相（或另一沉淀相）的错配度，并确认了沉淀相或母相中存在的位错及其滑移面。     

叠栅MOSFETs的结构设计与研究

通过分析设计,提出了一种新型结构的叠栅MOSFET,它的栅电容是由两个电容混联组成,所以它有较小的栅电容和显著的抑制短沟道效应的作用。模拟软件MEDICI仿真结果验证了理论分析的预言,从而表明该结构可用作射频领域。     

接近式光刻对准中的叠栅干涉测角方法

干涉测量是众多科学与工程领域广泛采用的精密计量手段。探索了一种方便可控的基于双光栅衍射的叠栅干涉相敏测角方法,可直接用于接近式光刻过程中掩模衬底的倾斜矫正及面内角调节,便于微纳米器件及微光电子系统集成等相关应用。本方法旨在分别利用双光栅多次衍射产生的对称与相似级次,实现(m,-m)级叠栅干涉与(m,0)级叠栅干涉,产生相位与二者相对倾斜角、面内角有关的场分布。分析推导了叠栅干涉测角的基本原理,然后介绍相应的(m,-m)级与(m,0)级干涉测角方案设计。具体而言,二者均类似地根据条纹偏转及频率变化分别以离轴与同轴的方式监测倾斜及面内偏转角度。设计相应的组合光栅标记进行实验验证。实验结果及分析表明,倾斜角与面内角的调节精度分别可达10-3 rad及10-4 rad。     

一种电介质/P-AlGaN叠栅增强型HEMT

为提高器件的阈值电压,提出了一种带电介质/P-AlGaN叠栅结构的增强型AlGaN/GaN HEMT。分析了器件阈值电压提高的机理,优化了电介质的介电常数和厚度。结果表明,该增强型AlGaN/GaN HEMT的阈值电压高达8.6 V。这个很高的阈值电压值能满足功率电子系统的安全性需要。     

测量薄膜厚度的数字叠栅技术

现代干涉测试的核心是用合理的算法处理干涉图而获得所需的面形及参数。由于常见的相移法要通过移相器有规律地移动采集多幅干涉图并数字化后求取波面的相位分布,这样必然引入由于移相器的线性及非线性误差所带来的计算误差,因此需要事先对移相器进行标定。采用了数字叠栅方法,利用一幅静态干涉图与一个正弦光栅的四幅光强分布图叠加,从而实现相移式动态干涉测试的效果,借助于相移法处理干涉图原理,可获得波面相位分布,从而实现对薄膜厚度的测量。由于正弦光栅的初始相位是由计算机产生的,所给出的相位移动不含任何移相误差,因此可提高测量的精度。     

基于等效叠栅的反射式光刻对准模型研究

针对接近接触式光刻技术的特点,提出了一种实用的反射式光刻对准方案。方案采用差动叠栅条纹对准技术,以叠栅条纹相位作为对准信号的载体。在掩模和硅片上分别设计两组位置相反、周期接近的光栅对准标记。电荷耦合器件(CCD)成像系统接收叠栅条纹图像,采用傅里叶变换提取叠栅条纹相位,得到掩模与硅片的相对位置关系。设计的标记可同时探测横纵方向的对准偏差。给出了合理的光路设计方案,详细分析了整个系统对准的内在机制,建立了可行的数学模型。研究表明,当对准偏差小于1pixel时,最大误差低于0.002pixel。与透射式光路对比,该方案更具有实用性,满足实际对准的要求。     

腐蚀工艺中的颗粒问题

本文从氢氟酸腐蚀二氧化硅、湿法去胶、有机溶剂去胶、等离子反应室沾污等方面入手，探讨如何控制腐蚀工艺过程中的颗粒问题，以最优化的工艺条件减少或消除工艺中的颗粒和滞留在硅片表面的残余物，从而达到对于1μmCMOS工艺颗粒的控制要求。     

单片机系统中的Flash存储器及其数据管理方法

本文讨论了Flash存储器在单片机系统中的硬件接口方式和软件编程过程、大容量数据的组织管理方式以及为提高系统性能而采用的数据缓冲技术.并以W29C040为例,给出了实际原理图和有关实现.     

Flash存储器技术与应用

本文主要介绍了Ｆｌａｓｈ存储器的特性及其存储技术，并探讨了Ｆｌａｓｈ存储器的应用领域。     

嵌入式Flash Memory Cell技术

本文分析了目前常用的快闪存储器(Flash Memory)存储单元结构,介绍了一种适用于嵌入的单元结构,存储器阵列设计、可靠性设计技术。     

闪存涉诉“337”,下游厂商受牵连——浅析三星闪存芯片知识产权纠纷案

电子信息行业是知识产权纠纷的高发领域。目前,知识产权诉讼已经突破了＂权利之争＂的界限,而被越来越多的企业当作商业竞争的有效手段。以闪存市场为例,上游企业围绕芯片专利争讼不断,互相挑起337调查打压竞争对手,我国生产企业因身处产业链下游而腹背受敌,频遭牵累。因此,为保证国内产业持续健康发展,企业知识产权风险处置意识和能力亟待提高。     

闪速存储器的研究与进展

介绍了闪速存储器的发展历史,分析了闪速存储器单元及电路的工作原理,并就“与非”结构闪速存储器进行探讨,最后讨论了在闪速存储器中应用的误差矫正码／电路和深亚微米（０．２５μｍ）闪速存储器技术。     

嵌入式微控制器MMC2107的Flash存储器扩展技术

以Motorola32位MCU MMC2107和AMD型Flash存储模块Am29LV800BB为基础讨论了32位嵌入式微控制器和Flash存储器的接口设计，给出了基本扩展原理、硬件系统设计、软件编程方法及测试例程。文中对16位数据接口及32位数据接口的硬件设计分别进行了技术分析。重点讨论了32位数据接口的编程原理。     

快闪存储器──存储器家族的新成员

磁盘和快闪存储器有一个共同的特点，即整块数据存储。计算机通常采用磁盘存储整块数据，而快闪存储器在数据存储方面更具有优越性。我们研究了快闪存储单元及其工作原理，从中了解到快闪存储器的特性以及与便携式计算机比较的结果。     

Flash memory单元的可靠性设计考虑

本文在分析Flashmemory单元工作原理的基础上，建立了Flashmemory单元的简化模型，建立了优化设计理论，并对Flashmemory单元的可靠性进行了全面的考虑。     

单片机闪存的控制单元设计

一般对单片机Flash的擦写有三种方法:ISP、IAP技术和编程器,而它们都需要一个硬件控制单元来实现对Flash的控制操作。文章提出一种Flash控制单元硬件电路的设计及其实现的方法, 利用Synopsys的综合仿真工具对设计进行仿真,结果表明设计的控制电路能实现对Flash的完全操作。     

新型嵌入式BeNOR结构Flash存贮器

提出了一种能根据嵌入式应用系统容量的不同而灵活选择字节擦除和块擦除两种不同擦除模式的BeNOR阵列结构,该结构采用沟道热电子注入进行"写"操作,采用分离电压法负栅压源极F-N隧道效应进行擦除.对分离电压法负栅压源极F-N隧道效应擦除的研究表明,采用源极电压为5V,栅极电压为-10V的擦除条件,不仅能很好地控制擦除后的阈值电压,而且当字线宽度小于等于64时,源极电压导致的串扰效应能得到很好的抑制.研究表明该结构具有编程速度高、读取速度高、可靠性高及系统应用灵活的特点,非常适宜于在1M位以下的嵌入式系统中应用.