共查询到18条相似文献,搜索用时 52 毫秒
1.
2.
3.
4.
5.
基于预放大锁存快速比较理论,提出了一种高速高精度CMOS比较器的电路拓扑.该比较器采用负载管并联负电阻的方式提高预放大器增益,以降低失调电压.采用预设静态电流的方式提高再生锁存级的再生能力,以提高比较器的速度.在TSMC0.18μm工艺模型下,采用Cadence Specture进行仿真.结果表明,该比较器在时钟频率为1GHz时,分辨率可以达到0.6mV,传输延迟时间为320ps,功耗为1mW. 相似文献
6.
7.
8.
提出了一种由改进的前置差分运算放大器和差分式锁存器构成的高频、高速、低失调电压的动态比较器。前置预差分放大器采用PMOS交叉互连的负载结构,提升差模增益,进而减小输入失调。后置输出级锁存器采用差分双尾电流源抑制共模噪声,改善输出级失调,并加速比较过程。采用一个时钟控制的开关晶体管替代传统复位模块,优化版图面积,在锁存器中构建正反馈回路,加速了比较信号的复位和输出建立过程。采用65 nm/1.2 V标准CMOS工艺完成电路设计,结合Cadence Spectre工艺角和蒙特卡洛仿真分析对该动态比较器的延时、失调电压和功耗特性进行评估。结果表明,在1.2 V电源电压和1 GHz采样时钟控制下,平均功耗为117.1 μW;最差SS工艺角对应的最大输出延迟仅为153.4 ps;1 000次蒙特卡罗仿真求得的平均失调电压低至1.53 mV。与其他比较器相比,该动态比较器的电压失调和高速延时等参数有明显优势。 相似文献
9.
一种新型高速电流比较器的研究与设计 总被引:2,自引:0,他引:2
针对传统电流比较器速度慢、精度低等问题,提出了一种新型CMOS电流比较器电路。采用CMOS工艺HSPICE模型参数,对该电流比较器的性能进行了仿真,结果表明当电源电压为3.3V,输入方波电流幅度为0.3μA时,电流比较器的延时为5.2ns,而其最小分辨率达0.1nA。该比较器结构简单、速度快、精度高,适合应用于高速高精度电流型集成电路。 相似文献
10.
设计了一款用于实现10位精度逐次逼近型模数转换器(SAR ADC)的电压比较器,该比较器采用高速高精度比较器结构并进行了优化,在高速度、低功耗锁存器的基础上加预放大级以提高比较精度,加RS触发器优化处理比较器的输出信号。同时,采用失调校准技术消除失调,预放大级采用共源共栅结构抑制回程噪声,最终获得了高精度和较低的功耗。仿真结果表明:在Chartered 0.35μm 2P4MCMOS工艺下,时钟频率5 MHz,电源电压3.3 V,分辨率达0.1 mV,平均功耗约为0.45 mW,芯片测试结果表明比较器满足了SAR ADC的要求。 相似文献
11.
12.
13.
14.
一种先进的TTL超高速比较器 总被引:1,自引:1,他引:0
文章介绍了一种新型TTL超高速比较器,并对其工作原理、制作工艺、技术性能及可靠性设计等进行了简要描述。该产品具有工作电压低( 3V)、功耗小(6mA)、响应时间快(10ns)等显著特点,可以广泛应用于高速时序逻辑、线性接收器、数字通讯、模拟信号高速采样以及PCMCIA卡等领域。 相似文献
15.
提出了一种应用于低电源电压的改进型高速超低功耗双电流动态锁存比较器。在不增加电路复杂度的情况下,通过在传统双电流动态比较器中增加一条额外的放电途径,使得比较器能够快速地从复位状态进入到再生阶段,缩短了整个过程的延迟时间,更重要的是扩宽了输入共模范围,同时降低了延迟时间对共模输入电压的依赖性。电路基于SMIC 0.18 μm CMOS工艺进行设计与仿真,仿真结果表明,在时钟频率为1 GHz,输入电压差为5 mV时,延迟时间为294 ps,功耗仅为52 μW。 相似文献
16.
17.
18.
新型高性能开关电源电压型PWM比较器 总被引:2,自引:0,他引:2
设计并实现了一种高性能的电压型PWM比较器,电路采用PMOS差分对管做为输入,多路电流镜提供精密负载电流,具有输入失调电压低、工作频率高、转换速率快和功耗低等优点.该电路可以替代普通电压型PWM比较器,直接运用在开关电源电压型PWM控制芯片中,并且能模块化设计,提高了PWM控制芯片的系统集成. 相似文献