基于SOI的抗辐射加固FPGA芯片

介绍抗辐射VS1000 FPGA芯片架构及其设计实现。改进的基于3输入查找表的多模式逻辑单元,与传统的基于4输入查找表相比,可以提高约12%的逻辑利用率。逻辑模块由两个逻辑单元组成,可以被配置成两种工作模式：LUT模式和分布式RAM模式。新颖的层次化布线通道模块和开关模块可以极大的提高布线资源的布通率。VS1000芯片包括392个可编程逻辑单元,112个用户IO以及与IEEE 1149.1兼容的边界扫描逻辑,采用0.5 um部分耗尽绝缘体上硅CMOS工艺全定制设计并流片。功能测试结果表明, 芯片软硬件能够成功配合且实现用户特定功能。抗辐照实验结果表明,抗总剂量水平超过100Krad(Si), 抗瞬态剂量率水平超过1.510¹¹rad(Si)/s,抗中子注入量水平达到110¹⁴ n/cm²。     

辐射加固SOI的SRAM基FPGA中IO模块阵列的设计与实现

本文中我们提出了一个用于辐射加固的SRAM基FPGA VS100的输入输出模块阵列,该FPGA用0.5微米部分耗尽SOI工艺设计,在中电集团58所流片。与FPGA的特性一致,每一个IO单元都由布线资源和两个IOC组成,IOC包括信号通路电路,可编程输入/输出驱动器和ESD保护网络组成。IO模块能用于不同的工作模式时,边界扫描电路既可以插入在输入输出数据路径电路和驱动器之间,也可以作为透明电路。可编程IO驱动器使IO模块能够用于TTL和CMOS电平标准。布线资源使得IO模块和内部逻辑之间的连接更加灵活和方便。辐射加固设计,包括A型体接触晶体管,H型体接触晶体管和特殊的D触发器的设计提高了抗辐射性能。ESD保护网络为端口上的高脉冲提供了放电路径,防止大电流损坏内部逻辑。这些设计方法可以适用于不同大小和结构的FPGA设计。IO单元阵列的功能和性能经过了功能测试和辐射测试的考验,辐照实验结果表明,抗总剂量水平超过100Krad(Si), 抗瞬态剂量率水平超过1.510¹¹rad(Si)/s,抗中子注入量水平达到110¹⁴ n/cm²。     

0.13μm SOI标准单元库抗总剂量辐射的测试验证

基于上海微系统与信息技术研究所0.13 μm抗辐射部分耗尽(PD)绝缘体上硅(SOI)互补金属氧化物半导体(CMOS)工艺标准单元库,设计了一款测试芯片,针对总剂量辐射效应对抗辐射标准单元库的验证方法进行研究.测试芯片主要用于测试标准单元的功能和性能,同时为了满足总剂量辐射测试的试验要求,开发了现场可编程门阵列(FPGA)自动测试平台,用于芯片测试和数据采集工作.试验在模拟空间辐射环境下进行,通过了总剂量150 krad(Si)的辐射测试.测试经过辐射后的芯片,单元功能保持正确,性能变化在10％以内,经过退火处理后,内核(core)电流恢复辐射前的水平.     

SOI CMOS FPGA电路设计技术研究

介绍了基于SOI CMOS工艺平台的FPGA电路的设计；结合FPGA电路自身的特点，对电路从标准体硅CMOS工艺迁移到SOI CMOS工艺过程中，在逻辑、版图以及可靠性等方面所作的分析和实践进行了总结。     

用CPLD实现安全可靠的FPGA加密设计

基于SRAM（静态随机存储器）工艺的FPGA即现场可编程门阵列（Field Programmable Gate Array）,每次上电时都需要重新配置.为了防止上电时数据流被非法克隆,CPLD和FPGA内都有一个相同的伪随机码发生器,可以利用CPLD产生伪随机码来加密FPGA.上电配置完时,FPGA处于等待状态,且不能正常工作,此时两个伪随机序列握手比较,相同时,使FPGA工作,否则停止工作.通过对Gollman算法的研究,能达到很好的加密效果,保证了开发者的知识产权不受侵害,在现代电子、通讯等领域得到了广泛的应用.     

用于辐照加固器件的ELO SOI技术

本文讨论了制作绝缘体上硅(SOI)结构的外延横向过生长技术(ELO),并通过在SOI结构上制作的nMOS晶体管验证ELO SOI材料质量和器件总剂量加固性能。在SOI结构上制作的nMOS晶体管显示出了好的辐射特性,例如,发现剂量为10~5戈瑞(硅)的辐射诱发变化为,阈值电压漂移=-0.25V,跨导衰减=18％。     

基于W25Q80BL的FPGA配置控制器的设计与验证

随着FPGA的规模不断增大,其配置信息的容量也越来越大,所以如何方便快捷的读取配置信息也成为了越来越重要的问题。利用W25Q80BL型号的SPI FLASH支持四线同时读取数据的功能来实现主动模式下快速加载配置信息到FPGA。在接收到四组来自FLASH的数据后,FPGA把数据并行写入到四条chain里,较大的缩短了配置时间。仿真结果证实了设计的有效性与可行性。     

FPGA高性能查找表的设计与实现

从电路角度探讨了查找表(LUT)实现原理,基于双相不交叠时钟,设计实现了一种LUT,能高效地完成移位寄存器与RAM的功能扩展。基于SMIC0.25μmCMOS工艺优化设计了对应的版图,给出了相应的HSPICE仿真结果。此电路结构增强了逻辑块的性能,提高了FPGA的整体效率与灵活性,已被应用于FPGA的设计中。     

A radiation-hardened SOI-based FPGA

A radiation-hardened SRAM-based field programmable gate array VS 1000 is designed and fabricated with a 0.5 μm partial-depletion silicon-on-insulator logic process at the CETC 58th Institute.The new logic cell (LC),with a multi-mode based on 3-input look-up-table (LUT),increases logic density about 12％ compared to a traditional 4-input LUT.The logic block (LB),consisting of 2 LCs,can be used in two functional modes:LUT mode and distributed read access memory mode.The hierarchical routing channel block and switch block can significantly improve the flexibility and routability of the routing resource.The VS1000 uses a CQFP208 package and contains 392 reconfigurable LCs,112 reconfigurable user I/Os and IEEE 1149.1 compatible with boundaryscan logic for testing and programming.The function test results indicate that the hardware and software cooperate successfully and the VS 1000 works correctly.Moreover,the radiation test results indicate that the VS 1000 chip has total dose tolerance of 100 krad(Si),a dose rate survivability of 1.5 × 1011 rad(Si)/s and a neutron fluence immunity of 1 × 1014 n/cm2.     

Design and implementation of a programming circuit in radiation-hardened FPGA

We present a novel programming circuit used in our radiation-hardened field programmable gate array （FPGA） chip.This circuit provides the ability to write user-defined configuration data into an FPGA and then read it back.The proposed circuit adopts the direct-access programming point scheme instead of the typical long token shift register chain.It not only saves area but also provides more flexible configuration operations.By configuring the proposed partial configuration control register,our smallest configuration section can be conveniently configured as a single data and a flexible partial configuration can be easily implemented.The hierarchical simulation scheme, optimization of the critical path and the elaborate layout plan make this circuit work well.Also,the radiation hardened by design programming point is introduced.This circuit has been implemented in a static random access memory（SRAM）-based FPGA fabricated by a 0.5μm partial-depletion silicon-on-insulator CMOS process.The function test results of the fabricated chip indicate that this programming circuit successfully realizes the desired functions in the configuration and read-back.Moreover,the radiation test results indicate that the programming circuit has total dose tolerance of 1×10⁵ rad（Si）,dose rate survivability of 1.5×10¹¹ rad（Si）/s and neutron fluence immunity of 1×10¹⁴ n/cm².     

A radiation-hardened SOl-based FPGA

A radiation-hardened SRAM-based field programmable gate array VS1000 is designed and fabricated with a 0.5μm partial-depletion silicon-on-insulator logic process at the CETC 58th Institute.The new logic cell （LC）,with a multi-mode based on 3-input look-up-table（LUT）,increases logic density about 12%compared to a traditional 4-input LUT.The logic block（LB）,consisting of 2 LCs,can be used in two functional modes:LUT mode and distributed read access memory mode.The hierarchical routing channel block and switch block can significantly improve the flexibility and routability of the routing resource.The VS1000 uses a CQFP208 package and contains 392 reconfigurable LCs,112 reconfigurable user I/Os and IEEE 1149.1 compatible with boundary-scan logic for testing and programming.The function test results indicate that the hardware and software cooperate successfully and the VS1000 works correctly.Moreover,the radiation test results indicate that the VS1000 chip has total dose tolerance of 100 krad（Si）,a dose rate survivability of 1.5×10¹¹rad（Si）/s and a neutron fluence immunity of 1×10¹⁴ n/cm².     

一种抗辐射加固FPGA 编程电路的设计与实现

本文介绍了抗辐射加固SOI-SRAM基FPGA编程电路的设计与实现。该电路完成FPGA配置数据的下载与回读。该编程电路采用编程点直接寻址的方式,相对典型的移位寄存器链寻址方式不仅能够节约面积开销而且可以提供更为灵活的配置选择。通过对本电路提出的部分配置控制寄存器的配置,该编程电路可以实现的最小配置单元仅包含1位数据,FPGA更为灵活的部分重配置功能得以方便实现。层次化的仿真策略,对关键路径的优化及精密的版图布局保证了该电路的性能。此外对编程点进行了抗辐射加固设计。该电路在基于0.5μm部分耗尽SOI工艺SRAM基的FPGA中实现。功能测试结果表明, 该编程电路成功实现FPGA配置数据的下载与回读,且抗辐照实验结果表明,抗总剂量水平超过1x105Krad(Si), 抗瞬态剂量率水平超过1.5x1011 rad(Si)/s,抗中子注入量水平达到1x1014 n/cm2。     

基于FPGA的RTL级USB2.0协议层设计与实现

文中重点阐述了用VerilogHDL语言对USB2.0协议层关键模块的RTL级设计和验证工作,并在XILINX ISE软件平台上进行了FPGA综合。通过在ModelSim6.1上仿真和ISE7.1上综合,结果表明本文设计的USB协议层模块是正确的。     

基于Xilinx FPGA的SPI Flash控制器设计与验证

基于Xilinx FPGA的SPI Flash控制器实现了一种在线配置Flash的方法。由于Flash芯片本身功能指令较多,使得对它进行直接操作变得非常困难,而利用FPGA丰富的逻辑资源以及产生精确时序的能力,以FPGA为主设备,SPI Flash为从设备,使FPGA一方面与电脑串口通信获得数据,另一方面对SPI Flash进行控制,这样就完成了FPGA配置数据的控制和存储。     

基于FPGA的1553B总线接口设计与验证

为降低成本,提高设计灵活性,提出一种基于FPGA的1553B总线接口方案;采用自顶向下的设计方法,在分析1553B总线接口工作原理和响应流程的基础上,完成了接口方案各FPGA功能模块设计;对关键模块编写VHDL代码,并采用Active-HDL软件进行了仿真;以Virtex-5 FPGA开发板和PC机为验证平台,在FPGA中分别模拟BC与RT,在PC机指令下进行了BC与RT功能模块间的收发测试,结果表明系统能在协议规定的1 MHz数据率下稳定运行;同时,为提升接口性能,采用光纤代替传统电缆传输介质,利用FPGA内嵌Rocket IO内核进行了传统1553协议数据的光纤传输,速率可达3 Gb/s以上。     

USB设备控制器IP核设计与FPGA验证

主要研究USB设备控制器IP核的实现方法。介绍了USB系统体系结构,划分USB设备控制器模块,着重介绍了高速检测和枚举过程,最后用Verilog硬件描述语言实现了USB设备控制器IP核的设计,并用FPGA进行了验证。验证结果表明,该IP核能实现USB设备和主机间的正常通信。