一种高速低功耗电荷泵电路的设计

介绍了作为高速锁相环电路集成芯片一部分的高速低功耗电荷泵电路的设计。所设计的锁相环路适应高频工作环境,电路结构采用当前的主流结构———D/A混合结构的电荷泵锁相环。环路中的鉴相器是数字鉴频鉴相器结构,没有反馈回路,提高了工作频率,并且缓解了传统鉴频鉴相器中死区的产生。电荷泵结构进行了一定的改进,既使电路结构简单,又削弱了MOS管带来的非理想特性,使得电荷注入、电荷分享、时钟脉冲馈通等寄生效应得到最大程度的减缓,同时保证高速、低功耗的电路性能。压控振荡器采用环路振荡器结构,易于集成而且功耗低。     

一种低功耗射频CMOS电荷泵锁相环的设计

CMOS电荷泵锁相环的应用越来越广泛,这也加强了人们该内容的研究与分析。过去,受各方面技术原因的限制,CMOS电荷泵锁相环在具体应用过程中的能量消耗较大,这对其应用造成了一定的不良影响,而近几年随着各项技术的逐渐成熟,人们加强了对低功耗射频CMOS电荷泵锁相环设计的研究,从而满足低功耗、快速锁定要求。目前,人们在该项内容的研究上已经取得了一定的成绩,但是与期望的标准还存在一定差距。文章研究了一种低功耗射频CMOS电荷泵锁相环的设计。     

低噪声、低功耗CMOS电荷泵锁相环设计

设计了一种 1 .8V、0 .1 8μm工艺的低噪声低功耗锁相环电路 ,其采用 CSA(Current Steer Amplifier)架构的压控振荡器 (VCO)。整个电路功耗低 ,芯片面积为 1 60 μm× 1 2 0 μm,对电源和衬底噪声抑制能力强。经过Spice模拟表明 ,在有电源噪声的情况下 ,输出 5 0 0 MHz时钟时周对周抖动小于 41 ps,功耗为 2 .8m W,最终与芯片的量测结果基本一致     

新型低压、高速CMOS电荷泵电路

针对电荷泵传统电路中存在的电荷注入、时钟馈通、电荷分享等现象、问题,提出了相应的解决措施,并且提出了一种新型的电荷泵电路。电路按0．18μCMOS工艺设计,Spectre仿真,可以工作在1V电源电压下,频率达到1GHz,输出电压范围为100～980mV,功耗130μW,输出波形连贯无跳跃。该电荷泵具有结构简单、低压低功耗的特性,适合高速锁相环电路的使用。     

一种用于低功耗锁相环的CMOS电荷泵结构

提出一种0.5μm CMOS工艺实现的基于传统结构改进的电荷泵。该结构采用威尔逊电流源提供偏置电流,引入共源共栅结构提高输出阻抗,以此来抑制电流失配。该电路具有结构简单、功耗小、速度快的特点。仿真结果表明,系统功耗小于1.5 mW,锁定时间为8μs,满足快速锁定、低功耗的要求。     

一种CMOS电荷泵电路的设计

本文采用SMIC 0.18m CMOS工艺分析设计了一种CMOS电荷泵电路,电路采用PMOS与NMOS构成的互补CMOS开关,有效地减小了电流失配、电荷泄漏、开关效应等电荷泵的非理想效应。仿真结果现实,在1.8V电源电压条件下,输出电压线性度良好,电荷泵电路的静态功耗仅为1.44m W;电荷泵上拉和下拉电流变化较小,电流失配率约为1.3%。     

高性能CMOS鉴频鉴相器和电荷泵的设计

在最近几代通信系统设计中,锁相环已经成为实现频率合成器的标准方法.采用TSMC0.18μm CMOS工艺,设计了一款应用在芯片级铷原子钟3.4 GHz激励源中的鉴频鉴相器和电荷泵电路.鉴频鉴相器由两个边沿触发、带复位的D触发器和一个与门组成.为了消除死区,在复位支路又加入了延时单位.电荷泵采用电流镜结构设计,有效地抑制...     

一种低功耗低电流失配可编程电荷泵

基于0.13 μm CMOS工艺,实现了一种适用于超宽带EOC-Tuner频率合成器的低功耗可编程电荷泵。通过延迟调节单元基本消除了电荷泵控制信号的延迟失配,采用辅助管降低电荷共享的影响,采用误差放大器实现电流精确匹配。后仿结果表明,电荷泵的标准电流为10~160 μA,电流变化步长为10 μA;当输出电流为160 μA时,电流失配低于0.6%,基本消除了电流失配;在0.3~1.2 V输出电压范围内,电流波动为6.4%,避免了沟道长度调制效应的不良影响;延迟失配和电荷共享导致的电流过冲低于20%;当锁相环环路锁定且电源电压为1.5 V时,电荷泵和鉴频鉴相器仅消耗电流197 μA。流片测试结果表明,锁相环输出信号频率为675 MHz时,电荷泵产生的参考杂散约为－64.81 dBc。     

用于锁相环的低失配CMOS电荷泵设计

设计了一种用于锁相环的低失配CMOS电荷泵电路,采用互补差分输入。互补差分管的使用有效地解决了电荷泵的时钟馈通和电荷注入等非理想现象。同时,利用自举的方法消除了电荷共享现象。在电路和版图的设计中,充分考虑了对称性对电流失配的影响。本电荷泵电路基于新加坡Chartered0.25μmN阱CMOS工艺实现,采用Candence中的Spectre仿真工具进行仿真,电源电压为3.3V。测试结果表明,在本芯片需要的各种电荷泵电流下其失配都低于0.65%。本电荷泵电路已应用于射频调谐器当中。     

快速稳定的CMOS电荷泵电路的设计

基于交叉耦合NMOS单元,提出了一种低压、快速稳定的CMOS电荷泵电路.一个二极管连接的NMOS管与自举电容相并联,对电路进行预充电,从而改善了电荷泵电路的稳定建立特性.PMOS串联开关用于将信号传输到下一级.仿真结果表明,4级电荷泵的最大输出电压为7.41 V,建立时间为0.85 μs.     

A Sub-Micron CMOS Programmable Charge Pump for Implantable Pacemaker

In pacemaker design the mainconcerns are reliability, functionality,operating life and miniaturization. Afundamental role in miniaturization is dueto the increased circuit integration; hencelow power circuit solutions that can beintegrated in sub-micron CMOS technology arehighly desirable. This work proposes avoltage multiplier suitable for pulse outputgeneration in an implantable pacemaker,implemented in a standard, low-cost CMOS 0.8 m technology. The circuit can operatewithin a supply voltage range of 2.8 V to 2V, corresponding to the voltage capabilityprovided by the single lithium iodine cell,ubiquitously used in pacemaker. Fineprogrammability of the output has beenachieved, thus allowing the choice of theoptimum tradeoff between stimulationefficacy and battery longevity. Moreover theproposed solution takes care of minimizingthe parasitic coupling and disturbancesbetween the charge pump and other blocks inthe system. Finally the measured steady statecurrent consumption is smaller than .     

Low Power Design of High Speed CMOS Pulse Stream Neuron Circuit

A new pulse stream neuron circuit is presented, which can be obtained in the digital CMOS process and combines both the merits of digital circuits and analog ones. The output is expressed by the frequency of the pulses with transfer characteristic, which is correspondent with the ideal sigmoid curve perfectly. Moreover, the pulse-active strategy is introduced into the design of this CMOS pulse stream neuron circuit for the first time in order to reduce the power dissipation, which is applicable to the low-power design of mixed-signal circuits,too. A simple technical process and compact architecture make this circuit work at a higher speed and with lower power dissipation and smaller area.     

锁相环频率合成器中的电荷泵设计

用TSMC 0.18μm CMOS工艺设计了一种电荷泵电路。传统的电荷泵电路中充放电电流有较大的电流失配,文章采用与电源无关的基准电流源电路,运用运算放大器和自偏置高摆幅共源共栅电流镜电路实现了充放电电流的高度匹配。仿真结果表明:电源电压1.8V时,电荷泵电流为0.5mA;在0.3V～1.6V输出电压范围内电流失配小于1μA,功耗为6.8mW。     

Low Power Design of High Speed CMOS Pulse Stream Neuron Circuit

The greatinformation processing power of human being' s neural systems has attract-ed a lotof attention of those who are dedicated to the implementation of Artificial NeuralNetworks(ANNs) ,which are expected to be of the same computat...     

锁相环中电荷泵的分析与设计

用SMIC0.18μmCMOS工艺设计了一种改进型电荷泵电路。该电路基本思想是使用电流参考支路和运放来实现充放电电流的高度匹配,改进则基于重复利用运放的考虑。传统结构为了消除电荷共享效应需要一个单位增益运放,而这一设计省去这个运放,简化了设计,同时也能够达到充放电电流的良好匹配。芯片测试结果显示,输出电压在0.4～1.4V的范围内,电荷泵充放电电流约为1.1mA,失配小于2%。     

基于低压CMOS工艺的新型负电压型电荷泵电路

采用UMC 0.18 μm 1.8 V/3.3 V CMOS工艺设计并流片验证了一个应用于生医刺激器的新型负电压型电荷泵电路.介绍了几种典型的负电压型电荷泵电路,比较其优缺点,在此基础上设计了一个新型4级交叉耦合型负电压电荷泵.和现有的结构相比,该电路在启动过程和工作过程中都不存在过压问题,器件任意两端口之间的电压均小于电源电压VDD,同时降低了MOS器件衬底效应、反向漏电流对电荷泵效率的影响.电荷泵的电容采用MIM电容,升压电容为50 pF,输出电容为100 pF.芯片面积为2.3 mm×1.3 mm,测试结果表明负电压型电荷泵电路输出电压为-10.3 V,系统最高效率为56％.当输出电流为3.5 mA时,输出电容为100 pF时,纹波电压为150 mV.     

一种改进型高性能电流舵电荷泵电路设计

提出一种改进型高性能单端电荷泵电路 ,该电路基于电流舵结构 ,使用运放将偏置电路与充放电电路分开。该电路具有低的输出抖动、宽的电源范围 ,使用级连电流镜像消除过冲注入电流。基于 CMOS0 .3 5工艺 ,用 SPECTRE对该电路进行仿真 ,改进后的电路可消除 1.2 m A的注入电流 ,稳定工作在 2 5 /12 .5 MHz下 ,其最低工作电压为 2 .2 V,静态功耗为 0 .44m A,达到设计目标。