200 mm高阻厚层Si外延技术研究

针对国内市场对200mm Si外延产品需求持续增长,其中高阻厚层产品需求量最大的情况,研制开发了200 mm高阻厚层Si外延片,解决了规模生产中工艺参数控制的稳定性、均匀性和一致性.介绍了一种实用工艺方法,即在常压外延设备上,对200 mm高阻厚层Si外延片的生长进行工艺开发,考虑了该产品生产过程中影响工艺参数的主要因素,在产品结晶质量、自掺杂控制、均匀性控制、背面控制等方面进行了专题研究,得到了良好结果,已应用于规模生产.     

N~-/P~+异型高阻厚层硅外延材料

研制了N－／P+异型、高祖、厚层硅外延材料，并对厚层外延及高用异型外延中出现的问题进行了讨论，提出了提高外延材料质量的方法。     

低阻P型衬底上高阻厚层n型外延

介绍了高阻厚层反型外延片的一种实用生产技术,即在PE-2061S外延设备上,采取特殊的工艺控制在电阻率小于0.02Ω·cm的p型低阻衬底上实现了高阻厚层n型外延生长,外延层电阻率大于40Ω·cm,厚度大于100μm.研究表明:该外延材料完全可以满足IGBT器件制作的需要.     

低阻p型衬底上高阻厚层n型外延

介绍了高阻厚层反型外延片的一种实用生产技术，即在PE-2061S外延设备上，采取特殊的工艺控制在电阻率小于0.02Ω·cm的p型低阻衬底上实现了高阻厚层n型外延生长，外延层电阻率大于40Ω·cm，厚度大于100μm. 研究表明：该外延材料完全可以满足IGBT器件制作的需要.     

低阻P型衬底上高阻厚层n型外延

介绍了高阻厚层反型外延片的一种实用生产技术,即在PE-2061S外延设备上,采取特殊的工艺控制在电阻率小于0.02Ω·cm的p型低阻衬底上实现了高阻厚层n型外延生长,外延层电阻率大于40Ω·cm,厚度大于100μm.研究表明:该外延材料完全可以满足IGBT器件制作的需要.     

低电容TVS重掺硼衬底上N型高阻外延生长

低电容TVS广泛用于高频电路的电压瞬变和浪涌防护,它由低击穿电压的雪崩二极管与低电容的导引二极管组合而成,其中的低电容导引二极管需要在重掺杂的P型衬底上生长近似本征的超高电阻率的N型外延层,抑制重掺P型衬底的自掺杂效应是高阻N型外延生长的重要挑战。本文采用高温烘烤、低温周期性变速H2赶气等技术使得重掺B衬底的自掺杂效应得到抑制,并在外延工艺时采用N型外延覆盖层,最终实现了在重掺硼衬底上生长电阻率大于150Ωcm的N型高阻外延层,使得TVS产品8寸工厂量产。     

功率VDMOS器件用硅外延材料研制

文章阐述了硅功率VDMOS器件的基本原理和器件结构,也展现了作为电力电子器件其广阔的应用领域,提出了功率VDMOS器件对硅外延材料的要求和发展方向。依据功率器件对外延片的要求,通过优化外延工艺程序和优化外延工艺参数,消除或减弱了自掺杂对电阻率均匀性的影响,消除了过渡区对厚度均匀性的影响,也较好地控制了外延层中的结构缺陷...     

重掺As衬底上超高阻薄层硅外延片的制备

超高阻薄层硅外延片可用于制备光电探测器的二极管、瞬态电压抑制二极管等分立器件。利用E200型单片外延炉在直径为150 mm的重掺As硅单晶衬底上制备了参数可控且均匀性高的外延层。采用多次本征生长技术,在重掺As硅衬底边缘形成掺杂原子耗尽层,有效减少了重掺As硅衬底的自掺效应。同时应用低温外延技术、无HCl抛光技术,研制出超高阻薄层硅外延片,外延层电阻率为1 093Ω·cm,外延层厚度为12.06μm,满足外延层厚度(12±1)μm、外延层电阻率大于1 000Ω·cm的设计要求,片内电阻率不均匀性为4.36%,片内厚度不均匀性为0.5%。外延片已用于批量生产。     

衬底去边宽度对高阻厚层硅外延片参数的影响

硅外延片的参数受衬底以及外延层两方面影响,研究了衬底背面SiO2层边缘去除宽度(简称去边宽度)对高阻厚层硅外延片参数的影响.对比0、0.3和0.5 mm三种去边宽度硅外延片的参数发现,去边宽度对外延层厚度不均匀性没有影响,对外延层电阻率不均匀性影响巨大,外延层电阻率不均匀性与衬底去边宽度呈正比.衬底去边宽度也会影响外延片的外观、表面颗粒以及滑移线.进一步研究了去边宽度对后续制备MOS管在晶圆片内击穿电压分布的影响,发现去边宽度越宽,晶圆片内MOS管击穿电压差越大.综合考虑外延片及其制备器件参数,选择0.3 mm为制备高阻厚层硅外延片的最佳去边宽度,可以获得优良的外延片参数及器件特性.     

8英寸薄层硅外延片的均匀性控制方法

8英寸(1英寸=2.54 cm)薄层硅外延片的不均匀性是制约晶圆芯片良率水平的瓶颈之一.研究了硅外延工艺过程中影响薄外延层厚度和电阻率均匀性的关键因素,在保证不均匀性小于3％的前提下,外延层厚度和电阻率形成中间低、边缘略高的“碗状”分布可有效提高晶圆的良率水平.通过调整生长温度和氢气体积流量可实现外延层厚度的“碗状”分布,但调整温区幅度不得超过滑移线的温度门槛值.通过提高边缘温度来提高边缘10 mm和6 mm的电阻率,同时提高生长速率以提高边缘3 mm的电阻率,获得外延层电阻率的“碗状”分布,8英寸薄层硅外延片的的边缘离散现象得到明显改善,产品良率也有由原来的94％提升至98.5％,进一步提升了8英寸薄层硅外延片产业化良率水平.     

用于功率器件的P型厚高阻外延片

本文论述在常压ＣＶＤ硅外延系统中，通过ｅ＿ｑＰ＝Ｂ－Ａ／Ｔ，分别计算出ＳｉＨ－Ｃｌ＿３、ＰＣｌ＿３和ＢＣｌ＿３的Ａ和Ｂ二常数值。采用低温深冷工艺，进一步提高硅源的纯度，通过控制ＳｉＨＣｌ＿３的蒸汽压，在晶向为（１１１）和（１００），掺硼电阻率（４～８）×１０￣（－３）Ω·ｃｍ的抛光衬底硅片上，生长出外延层电阻率为３５０Ω·ｃｍ（杂质浓度３．５×１０￣（１３）／ｃｍ￣３），外延层厚度达１２０μｍ的ｐ／ｐ￣＋／硅外延片，制成器件的击穿电压可达１０００Ｖ。     

快速恢复外延二极管用150mm高均匀性硅外延材料的制备

利用PE3061D型平板式外延炉,在150mm的重掺As的硅单晶衬底上采用化学气相沉积(CVD)方法制备参数可控且高均匀性的外延层,通过聚光灯、原子力显微镜(AFM)、傅里叶变换红外光谱仪(FT-IR)、汞探针电容-电压测试仪(Hg CV)等测试设备分别研究了外延层的表面形貌、微粗糙度、厚度、电阻率以及均匀性参数。采用了基座浅层包硅技术、周期性滞留层杂质稀释技术、高温快速二次本征生长技术、温场流场调控技术等新型工艺技术,使外延层厚度满足(15±2%)μm,电阻率满足(15±2%)Ω·cm的设计要求,片内厚度和电阻率不均匀性达到<2%的水平。制备的硅外延材料应用于FRED的试产,击穿电压高于125V,晶圆的成品率达到90%以上,满足了120VFRED器件使用要求,实现了自主可控。     

减小硅外延自掺杂影响的改进的二步外延法

叙述了一种减小硅外延自掺杂影响的改进的二步外延法：减压－常压二步法。采用该方法所生长的外延层，其过渡区明显小于常规二步法的结果，和单纯减压方法所得的结果相当，外延层晶格质量明显优于单纯减压外延的结果。     

硅CVD外延自掺杂效应的分析研究

本文首先对自掺杂机理进行了分析。并采用反向补偿原理，吸附－解吸、滞流层静态－动态转换等，对工艺进行优化，在通常条件下有效地控制了自掺杂。     

多层硅外延中自掺杂现象研究

探讨了多层硅外延中的自掺杂现象，研究了自掺杂的产生机理，分析了工艺条件对自掺杂的影响，提出了减小自掺杂的几种方法。     

单片式外延炉在硅外延生产中的应用

使用单片式外延炉生产的硅外延材料具有良好的厚度和电阻率均匀性。该外延炉具有良好的系统气密性、较大的生产能力、大直径外延(150～300mm)加工能力、较广阔的应用范围等优点,已经成为国际上硅外延片生产的发展主流。利用单片炉的各种优点,在150～200mm重掺砷和P型衬底上外延、150mmBiCMOS薄层外延、150mmSiGe和SOI外延等领域进行了生产应用。将所得性能参数和批式外延炉性能参数进行比较,获得的性能参数试验结果在原有基础上得到了很大的提高。实验研究结果应用于实际批量生产。     

2英寸高均匀性GaAs多层外延材料

用法国进口的ＧａＡｓＶＰＥ设备，采用ＡｓＣｌ）３／Ｈ＿２／Ｇａ体系，以ＳｎＣｌ＿４ｌ／ＡｓＣｌ＿３为掺杂液，生长了２英寸多层ＧａＡｓ外延材料，自行设计了反应器的热场分布，在反应器中增加了合适的搅拌器，用以改变反应器中气体流动情况。ＧａＡｓ外延层的浓度均匀性与厚度均匀性均小于５％。浓度均匀性的最佳值为３．７％，厚度均匀性的最佳值为１．５％，当外延层载流子浓度为１．９×１０￣（１７）ｃｍ￣（－３）时，室温迁移率达到４３９０ｃｍ￣２／Ｖ·ｓ。     

在双极型集成电路生产中高阻外延的问题

在双极型集成电路生产中,某些品种的电路,特别是线性电路,要求其外延层的电阻率为1.0～7.0Ω·cm,通称为高阻外延层。 在生产实践中,我们发现,使用在水平反应室内用SiCl_4+H_2热还原法生长的n型高阻外延层制造管芯时,有些片子可以制出合格的