基于网络分析仪提高低噪声放大器的测量精度

现在很多单位从事低噪声放大器（LNA）的设计工作，要求LNA有较低的输入功率，有时输入功率甚至小于-60dBm。针对这样的LNA，要想准确地测量它的4个S参数，将变得十分困难。但是合理地设置网络分析仪每个输出端口的功率、中频带宽和衰减器以及高精度校准，就可以准确地测量LNA的4个S参数。本文以安捷伦PNA-X网络分析仪为例，讲述如何提高LNA的测量精度。     

CMOS双带低噪声放大器

描述了基于CMOS工艺的双带低噪声放大器的设计,其目的是用单个低噪声放大器取代双带收发机(如符合IEEE 802.11a和802.11b/g标准的WLAN)中的两个单独的低噪声放大器.讨论了输入功率和噪声的双带同时匹配以及负载对增益的影响.芯片的加工工艺是0.25μm CMOS混合及射频工艺.并总结和分析了芯片的测试结果.     

CMOS双带低噪声放大器

描述了基于CMOS工艺的双带低噪声放大器的设计,其目的是用单个低噪声放大器取代双带收发机(如符合IEEE 80 2 .11a和80 2 .11b/g标准的WL AN)中的两个单独的低噪声放大器.讨论了输入功率和噪声的双带同时匹配以及负载对增益的影响.芯片的加工工艺是0 .2 5μm CMOS混合及射频工艺.并总结和分析了芯片的测试结果     

一种宽带CMOS低噪声放大器

基于130 nm CMOS工艺设计了一款宽带低噪声放大器(LNA),适用于Ka波段的5G应用。通过降低输入阻抗与最佳源阻抗的偏差以抑制噪声,该LNA实现了宽带的最佳噪声系数匹配。一方面,该LNA采用由LC串联组合和LC并联组合构成的宽带前端网络,在取得低噪声系数的同时,实现了宽带输入匹配;另一方面,通过体隔离技术和级间电感匹配技术提高了电路增益。同时,通过并联峰值负载技术,提高了LNA的带内增益平坦度。测试结果表明,该LNA的峰值增益为11.2 dB,-3 dB带宽为7.5 GHz(29.1～36.6 GHz)。噪声系数为5.9～6.6 dB,与仿真的最小噪声系数非常接近。输入反射系数(<-10 dB)带宽为6.7 GHz(28.3～35 GHz)。该LNA在1.2 V电源电压下功耗为9 mW,芯片面积为0.54 mm²。     

甚低频低噪声放大器的设计与测量

为解决深水甚低频无线电接收中微弱通信信号难以检测的问题,设计具有优秀噪声性能的甚低频低噪声前置放大器。通过对放大器噪声匹配问题的深入分析,重点讨论了直流工作点选择、输入阻抗匹配、复合电磁屏蔽结构等关键技术点,大大降低放大器的噪声系数。考虑到放大器噪声测量的特殊困难,设计一套完整的测量方案和实施步骤。测试结果表明该低噪声放大器噪声系数达到1.71dB,比经典放大器提高至少1.5dB。     

用电阻噪声确定一个低噪声放大器的特性

如果知道或可以估计出一款低噪声放大器的增益或噪声带宽．只使用几只电阻和一只交流电压表．就可以测出其它的规格（参考文献1）。本例使用了Johnson方程．它描述的是一只电阻所生成的噪声量（参考文献2）。要找到缺失的参数．就要测量放大器的输出噪声电压．此时．     

微波低噪声放大器的设计

本文分析了射频晶体放大器电路的工作特点、设计方法及设计步骤，利用晶体管ATF-55140设计一个2000MHz放大器，并给出了仿真结果。     

3.6~4.7GHz低噪声放大器

以一种经典的窄带低噪声放大器结构为基础,分析级联放大器的S参数,通过优化元件参数,获得了一种在3.6~4.7 GH z范围内具有低输入回波损耗、低噪声系数的放大器。采用标准的0.18μm RF CM O S工艺进行了设计和实现。芯片面积为0.6 mm×1.5 mm。测试结果表明:在3.6~4.7 GH z的范围内,该宽带低噪声放大器输入回波损耗小于-14 dB;噪声系数小于2.8 dB,增益大于10 dB。在1.8 V电源下功耗约为45 mW。     

11GHz低噪声放大器的研制

本文阐述了微波低噪声放大器的高原原理，并应用微波ＥＥＳＯＦ设计软件以１０．７－１１．７ＧＨｚ频段上完成Ｇ≥２１ｄＢ，ＮＦＦ≤３．０ｄＢ的低噪声放大器的设计与制作。     

CMOS低噪声放大器中噪声的系统研究方法

采用系统研究方法来分析包括MOS器件的沟道噪声和感应栅噪声在内的CMOS低噪声放大器中的噪声,并提出了一个新的噪声系数解析式.基于此解析式,讨论了分布栅电阻和内部沟道电阻对噪声性能的影响.对噪声性能进行了两种不同的优化,并应用于5.2GHz CMOS低噪声放大器的设计.     

宽带单片低噪声放大器

由电路和噪声基本定义出发,导出了二端口网络的噪声相关矩阵的转移表示式和导纳表示式.并推导了两个二端口网络的级联和并联后的噪声相关矩阵.然后在此基础上得出了并联反馈放大器的噪声参数(R_n,NF_min和Y_opt)和其S参数表达式.由此设计和制造了1~7GHz两级单片低噪声放大器.在工作频率1~7GHz内,测得增益G＞20dB,带内增益波动ΔG≤±0.75dB,噪声系数NF≤2.5dB,输入输出驻波VSWR≤2.0,1分贝压缩点输出功率P_1dB≥15dBm.测试结果验证了设计的正确性.     

低噪声放大器的网络设计法

从网络出发，提出利用网络设计的方法来设计低噪声放大器，这种方法不仅精度高，而且可以进行宽带设计。     

CMOS低噪声放大器的噪声系数优化

目前大量的研究文献已经描述了如何找到使噪声系数最小的低噪声放大器输入网络的最佳品质因数,但是它们往往遗漏了一个重要的参数——源极电感负反馈低噪声放大器中的栅极电感,它的寄生阻抗为低噪声放大器增加了明显的噪声。本研究课题提出了2种优化方法,这2种方法均满足功率匹配并均衡了晶体管所产生的噪声贡献和栅极寄生阻抗所产生的噪声贡献,从而实现了在栅极电感品质因数、功耗、增益限制下的噪声优化。     

微波CAD引入低噪声放大器的设计

本文结合一个低噪声放大器设计实例，着重讲述微波ＣＡＤ技术在现代微波设计中的应用，对比了传统设计方法和现代ＣＡＤ设计方法的差异，强调了ＣＡＤ技术在微波设计领域的重要性。经工程验证，完全可以做到一次成功。     

Ka波段低噪声放大器的研制

本文介绍了Ka波段低噪声放大器的设计和实验结果。     

GPS低噪声放大器

MAX2686／MAX2688设计用于带有GPS功能、工作频段为1575MHz的应用。该系列LNA只有4个引脚,采用0．86mm×0．86min、0．4mm焊球间距的晶片级封装（WLP）,可最大程度地减小方案尺寸。     

低电压低功耗宽带CMOS低噪声放大器的设计

设计了一种应用于宽带(0.8～3.0GHz)接收机的低电压低功耗低噪声放大器。该放大器以折叠的共源共栅结构为基础,采用噪声抵消结构,通过两条并联的等增益支路来抵消匹配器件在输出端所产生的噪声,实现输入阻抗匹配和噪声优化。电路采用0.18μm CMOS工艺,利用Cadence软件进行设计和仿真。结果表明,该低噪声放大器在0.8～3.0GHz带宽范围内噪声系数(NF)小于3.2dB,电压增益(S21)在17.6～18.5dB之间,S11小于-12dB,S22小于-20dB,在0.8V电源电压下,功耗为9.7mW,版图面积为0.18mm2。     

利用噪声抵消技术设计低噪声放大器

采用ADS软件设计并仿真了一种应用于WiMax2标准的低噪声放大器。该低噪声放大器基于TSMC 0.13μmCMOS工艺,工作带宽为2.3 GHz~2.7GHz。在电路设计中采用噪声抵消技术降低CMOS管的电流噪声。使用共栅极结构进行输入匹配,使用电容进行输出匹配。偏置电路采用电流镜原理。使用ADS2006软件进行设计、优化和仿真。仿真结果显示,在2.3 GHz~2.7GHz带宽内,放大器的电源电压在1.2V时,噪声系数低于1.96dB,增益大于21.8dB,整个电路功耗为9mW。