S波段频率综合技术研究

本文论述的Ｓ波段频率综合器，频率范围是２．６１￣３．９６ＧＨｚ，频率步进为２．５ＭＨｚ，相位噪声指标〈－（８８￣９３）ｄＢｃ／Ｈｚ，长期频率稳定度为１×１０＾－９／日，杂散抑制优于５５ｄＢ，谐波抑制优于５０ｄＢ，输出功率大于１４ｄＢｍ。     

2.4GHz频率综合器中低杂散锁相环的设计

在带电荷泵的锁相环频率综合器中,设计低杂散锁相环的关键是减少鉴频鉴相器和电荷泵的非理想特性以及提高压控振荡器的性能.采用TSMC 0.18 μm CMOS工艺,设计了一种改进型锁相环电路.仿真结果显示,在1.8V基准电压供电时,电荷泵电流在0.3～1.6V电压范围内匹配度小于1μA,电流失配率小于0.2％,压控振荡器在中心频率2.4 GHz频偏1 MHz时的相位噪声为-124.3 dBc/Hz@1 MHz,环路参考杂散降为-60 dBm.     

X波段频率综合器锁相环相位噪声特性分析

本文分析了某雷达频综3cm锁相环的噪声特性。计算出了锁相环输出相噪的理论值。并对影响输出相位噪声的主要因素做了分析。最后给出了试验结果。     

9GHz锁相式频率综合器

本文介绍了９ＧＨｚ锁相式频率综合器的组成、设计方法以及主要单元电路的设计与测试结果。     

锁相环频率合成器相位噪声分析

频率合成器的相位噪声直接影响动目标雷达的改善因子。本文着重对锁相环频率合成器的相位噪声进行了较全面的分析，并对其中各组成部件的相位噪声也做了分析，分析的结果与实际测量结果基本吻合。文中最后提出了改善ＰＬＬ频率合成器相位噪声的办法。     

一种2.4GHz正交输出频率综合器

介绍了一种用于bluetooth的基于0.35μm CMOS工艺的2.4GHz正交输出频率综合器的设计和实现.采用差分控制正交耦合压控振荡器实现I/Q信号的产生.为了降低应用成本,利用一个二阶环路滤波器以及一个单位增益跨导放大器来代替三阶环路滤波器.频率综合器的相位噪声为-106.15dBc/Hz@1MHz,带内相位噪声小于-70dBc/Hz,3.3V电源下频率综合器的功耗为13.5mA,芯片面积为1.3mm×0.8mm.     

低相噪数字锁相环式频率综合器

介绍低相噪NPLL频率综合器的设计及实验结果。提出用无源环路滤波器比用有源环路滤波器更好,可获得低相噪设计。     

间接式低相噪频率综合器

文章介绍了S波段低相位噪声,快捷变频的间接式频率综合成的设计、方案、及研制情况,并给出测试结果及有关数据和优缺点。     

Ku频段卫星通信微波频率综合器

本文介绍了一种用于卫星通信Ku频段微波频率综合器。首先讨论了该综合器方案设计考虑并对关键技术指标相位噪声进行了简要分析,着重介绍了频率综合器中主要部件的设计制作,最后给出了Ku频段微波频率综合器主要性能指标。     

散射通信用频率综合器

论文介绍了用于散射通信的几种模块化频率综合器方案及相位噪声计算结果，列举了不同频段，不同相位噪声的频率综合器实例及其选择。     

应用于5GHz WLAN的单片CMOS频率综合器

采用中芯国际(SMIC)的0.18μm混合信号与射频1P6MCMOS工艺实现了WLAN802.11a收发机的锁相环型频率综合器,它集成了压控振荡器、双模预分频器、鉴频鉴相器、电荷泵、各种数字计数器、数字寄存器和控制等电路。基于环路的线性模型,对环路参数的优化设计及环路性能进行了深入的讨论。流片后测试结果表明,该频率综合器的锁定范围为4096～4288MHz,在振荡频率为4.154GHz时,偏离中心频率1MHz处的相位噪声可以达到-117dBc/Hz,输出功率约为-3dBm。芯片面积为0.675mm×0.700mm。采用1.8V的电源供电,核心电路功耗约为24mW。     

C波段小型化低相噪全相参频率综合器

提出了一种小型低相噪、低杂散的C波段全相参频率综合器设计方案。基带信号由DDS芯片产生,通过对环路滤波器和电路印制板的优化设计改善相噪和杂散性能,并与PLL输出的C波段点频信号进行上变频,得到所需信号。介绍了实现原理、相位噪声模型及设计方法。测试结果表明,在7.8GHz处,频综相位噪声≤-103dBc/Hz@100kHz,杂波抑制≤-61dBc。     

超低相噪光电振荡器及其频率综合技术研究

该文提出一种基于级联相位调制器的注入锁定光电振荡器及其频率综合系统。该文提出的光电振荡器利用相位调制实现调制器输出光谱展宽并保持光纤中传播功率恒定,降低光纤非线性效应引入的强度噪声。采用双输出MZI级联平衡探测器的结构完成相位调制到强度调制的转化,提高系统的信噪比,实现频率为9.9999914 GHz、边模抑制比大于85 dB、10 kHz频偏相位噪声为–153.1 dBc/Hz的超低相位噪声信号输出。此外,还基于所提出的超低相位噪声光电振荡器构建了宽带、高性能频率综合系统。联合DDS和PLL的混合锁相技术,所提出频率综合器的输出频率成功覆盖5.9～12.9 GHz,相位噪声达到–130 dBc/Hz@10 kHz,杂散抑制比优于65 dB,跳频时间小于1.48 μs。      

Ka波段频率合成器

本文介绍了一种基于毫米波谐波混频、中频锁相的Ｋａ波段频率合成器的设计方案及实现结果。合成器的频率范围为２６．５￣４０ＧＨｚ,输出功率大于＋５ｄＢｍ,频率步进值为１ＭＨｚ,相噪指标为（１０ｋＨｚ）〈－６５ｄＢｃ／Ｈｚ,杂散低于－５５ｄＢｃ。     

K波段低相位噪声频率综合器的设计与实现

采用双锁相环混频设计方案,设计了一种低相位噪声频率综合器,实现了单锁相环难以实现的低相位噪声指标。在系统理论分析的基础上,优化了电路布局,实际的电路尺寸为45.0 mm×30.0 mm×12.0 mm,实现了小型化K波段低相位噪声频率综合器。对频率综合器电路进行了测试,输出信号相位噪声为 -95 dBc/Hz @1 kHz和 -99 dBc/Hz @≥40 kHz,杂散为-72 dBc,完全满足设计指标的要求。     

小型化频率综合器技术分析

依据频率综合器的设计原理,运用ADIsimPLL软件设计电路的相关参数,在软件平台中进行建模及初步电路仿真.借鉴以往经验选择关键参量进行优化设计,得出了符合指标要求的频率综合器设计模型及环路参数,并根据该设计模型及相应的环路参数进行了产品加工及性能测试.性能测试分析表明,采用该频率综合器设计原理设计的频率综合器具有相位噪声指标高、调试简单、尺寸小等特点,完全适用于系统及工程应用.     

L波段全电调式频率综合器

介绍一种新型的L波段频率综合器。该综合器在电路设计,使用器件和外围设备等方面有许多的改进和更新。这些措施对提高综合器的MTBF值非常有效,并在多项工程中得到验证。结果表明其稳定可靠性已完全能满足工程需要。     

数字化频率综合器的相位噪声分析与估算

利用随机过程理论计算了数字化频率综合器中各个量化噪声，并在假设各等效量化噪声相互独立前提下得出了输出相位噪声值，同时给出在不同采样率和不同数字电路精度情况下输出相位噪声变化，并得出了一般性结论。     

锁相环频率合成器最优环路带宽的选取

锁相环频率合成器环路带宽值的选取直接影响其输出相位噪声。基于此,本文首先介绍了锁相环的基本组成部分,然后分析了晶振、集成锁相芯片和压控振荡器相位噪声对频率合成器环路输出端的噪声影响,从而导出了最优环路带宽计算公式。并且通过基于PE3236芯片的频率合成器的输出相位噪声测量对最优环路带宽公式正确性进行了验证。结果表明:当根据最优环路带宽公式取值时,锁相环频率合成器的输出相位噪声满足实际应用需求。