基于Verilog HDL的信号发生器的设计

旨在研究设计一种可以产生正弦波、方波、三角波和锯齿波等四种波形,且输出波形的幅值、频率可调的信号发生器.在Altera公司的QuartusⅡ工具软件环境下,应用Verilog HDL语言完成了系统的设计,建立的程序工程下载至FPGA器件后,系统实验测试结果达到了预想效果.采用Verilog HDL语言编程来完成整个设计...     

基于FPGA的函数信号发生器设计

本文主要介绍了电类专业本科生毕业设计的一项成果--基于Actel公司的Fusion StartKit开发平台进行设计的一款函数信号发生器.该款函数信号发生器用VC++用户界面设计实现控制和输出波形的显示,通过USB通信将数据传送到FPGA进行控制,再由FPGA实现波形数据的储存和高速输出.为实现模拟函数信号的发生,设计了DAC将波形数据转换为模拟信号,设计了信号调理电路实现信号的放大及滤波以得到所需波形信号.     

基于FPGA LPM多功能信号发生器设计

以FPGA芯片为载体,通过QuartusⅡ的LPM_ROM模块和VHDL语言为核心设计一个多功能信号发生器,根据输入信号的选择可以输出递增锯齿波、递减锯齿波、三角波、阶梯波和方波等5种信号,通过QuartusⅡ软件进行波形仿真、定时分析,仿真正确后,利用实验板提供的资源,下载到芯片中实现预定功能。     

基于VHDL的智能函数发生器设计

本文介绍基于VHDL语言设计正弦波、方波和三角波的方法，用CPLD实现其功能。此方法结构简单，工作可靠。     

音乐发生器的FPGA设计与仿真

采用EDA工具设计了一个音乐发生器,该系统基于时钟分频器的原理及VHDL自顶向下设计方法来实现,按模块化方式进行设计.该系统可以通过拨码开关切换乐曲,实现乐曲的自动演奏.系统主要由5个模块组成:分频模块、乐曲选择模块、乐曲产生模块、音符译码模块和数控分频模块.     

简易函数信号发生器

这是一种适合自制的简易函数信号发生器，电路原理如附图所示。该发生器可提供三角波、锯齿波和方波信号；三角波和锯齿波的波形变化和频率无关；方波信号的占空比与频率无关。主要应用于测试仪器和脉冲宽度控制。     

基于FPGA的DDFS函数信号发生器设计

FPGA的可编程属性使得其在通信系统设计中使用越来越频繁,文章采用DDFS算法技术,以模拟电路为基础架构,完成了一个多种波形输出、高精度的数字信号发生器设计。且设计了以单片机加LCD、按键为输入控制及实时显示的最小系统,可以手动输入选择输出如方波、正弦波及三角波等任意频率可变的信号。     

基于Multisim11.0的函数信号发生器设计

利用分立元器件设计能够输出正弦波、方波和三角波的函数信号发生器.函数信号发生器产生的正弦波频率和幅度可调,并通过电压比较器将正弦波转化为方波,同时利用外加电压偏置的方式改变方波的占空比,利用积分电路将方波转换为三角波.在Multisim 11.0软件环境下进行函数信号发生器的电路设计及调试,仿真结果表明电路输出性能与指标达到设计要求.     

基于CPLD的多波形信号发生器设计

鉴于教学实验的需要,采用Max PlusⅡ开发平台,VHDL编程实现,基于可编程逻辑器件CPLD设计多波形信号发生器。整个系统除晶体振荡器和A/D转换外,全部集成在一片EPM7256SRC208 15芯片上。他可输出频率、幅度可调的正弦波、三角波、方波、任意波形和两种波形线性组合的10种波形。任意波形模块可由用户自行编辑所需波形数据,经下载在不改变整个系统硬件连接的情况下,输出用户所需的特殊波形,实现了传统的函数信号发生器不具有的一些波形的产生,满足了教学实验和开发新的实验项目对特殊波形的要求。整个设计采用VHDL编程实现,其设计过程简单,极易修改,可移植性强。另外由于CPLD具有可编程重置特性,因而可以方便地更换波形数据,且简单易行,为教学带来极大方便。     

基于EDA技术的调频信号发生器的设计

EDA技术是以大规模可编程逻辑器件为设计载体,以硬件描述语言为系统逻辑描述的主要表达方式,以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具,通过有关开发软件,自动完成用软件的方式设计的电子系统到硬件系统实现,最终形成集成电子系统或专用集成芯片的一门新技术。介绍一种基于DDS原理,并采用FPGA芯片和VHDL开发语言设计的任意函数调频的任意波形信号发生器,给出了设计方案和在GW48 CK型EDA集成电路开发系统上实现的实验结果。     

基于CPLD的三相多波形函数发生器设计

介绍了基于可编程逻辑器件CPLD和直接数字频率合成技术(DDS)的三相多波形函数发生器的基本原理，并在此基础上给出了基于CPLD的各模块设计方法及其VHDL源程序。     

一种基于FPGA的信号发生器的设计方法

介绍了一种基于FPGA(Field-Programmable Gate Array)的信号发生器的设计方法,应用VHDL及QuartusⅡ软件所提供的原理图输入设计功能,结合DDS(Direct Digital Frequency Synthesis)直接数字合成技术加以实现一个可应用于数字系统开发或者实验所使用的信号发生器,它具有结构简单,性能稳定,结构灵活的特点。     

函数信号发生器的设计与仿真

针对经济欠发达的西部地区学校经费不足的特点,利用集成运算放大器LM301,设计出能产生正弦、三角、方波、梯形、锯齿波和尖顶波等多种波形的函数信号发生器,且通过仿真很好地得到了各种波形。该函数信号发生器能满足一般的实验及演示的需要,并且成本很低,操作简洁方便,具有一定的参考价值。     

基于FPGA的2DPSK信号产生器的设计与实现

用VHDL设计了一种2DPSK信号产生器，测试和实际应用表明其性能稳定可靠。     

基于CPLD的函数信号发生器设计

针对传统信号源精度低的特点,提出一种新的函数信号发生器设计方案.这里介绍的函数信号发生器由CPLD、单片机控制模块、键盘、LED显示、D/A转换模块组成.采用直接数字频率合成(DDFS)技术,用单片机控制CPLD的方法产生正弦波、方波、三角波和占空比可调的矩形波.该系统具有频率范围宽,步进小,幅度和频率的精度高等特点.     

用VHDL设计CRC发生器和校验器

用VHDL设计了一个在数字传输中常用的校验、纠错模块--循环冗余校验CRC模块,完成数据传输中的差错控制.通过时序仿真波形可看出,当输入12位信息位时,通过CRC发生器和校验器,可得到准确的输出.     

基于FPGA的VGA显示函数信号发生器设计

提出了一种基于现场可编程门阵列(Field Programmable Gate Array,FPGA)的高精度视频图形阵列(Video Graphics Array,VGA)个性化显示函数信号发生器的整体设计方案.通过对传统信号发生器进行改进,再利用先进的直接数字式频率合成器(Direct Digital Synthesizer,DDS)波形发生理论,获得了较理想的信号输出.本设计充分发挥了FPGA大逻辑门容量、超高精准时钟的特点.在软件编程过程中扩展了VGA个性化显示、参数掉电存储等功能.硬件电路则主要采用超高精准度的DAC902U芯片和7阶的椭圆低通滤波器,以求达到最佳的模拟信号输出效果.