一个适用于模拟电路的深亚微米SOIMOSFET器件模型

从数值解源端和饱和点的表面电势出发 ,考虑模拟电路对 SOI MOSFET模型的一些基本要求如电荷守恒、器件源漏本征对称、各个工作区间连续并且高阶可导以及全耗尽和部分耗尽两种工作模式的转变 ,构建了一个能够满足这些要求的精确的器件模型 .同时包含了深亚微米 SOI MOSFET的一些二级效应如漏极诱生势垒降低效应 (DIBL )、速度饱和效应、自热效应等 .这个模型的参数相对较少并且精确连续 ,能够满足在模拟电路设计分析中的应用要求     

一个用于深亚微米电路模拟的MOSFET解析模型

本文提出了一个新的深亚微米ＭＯＳＦＥＴ模型,它计入了影响深亚微米器件工作的各种二级物理效应．模型采用一个统一的公式描述所有的器件工作区,可以保证无穷阶连续．不仅适用于数字电路,而且可用于模拟电路的设计．模型计算的结果与实测器件的结果十分一致．     

SOI MOSFET电路模拟的模型选择

本文描述,论证并用实例说明了一种选择SOI MOSFET适当模型的实验方法。选择的准则是由薄膜和(半)体器件模型所预测的稳态电流——电压特性导出的。通过揭示(看似正确的)实际经验模型所产生的明显的模拟误差,突出了选择适当模型的必要性。     

深亚微米薄膜SOI MOSFET的二维数值模拟

本文介绍了适合于薄膜亚微米、深亚微米ＳＯＩＭＯＳＦＥＴ的二维数值模拟软件。该模拟软件同时考虑了两种载流子的产生－复合作用，采用了独特的动态二步法求解泊松方程和电子、空穴的电流连续性方程，提高了计算效率和收敛性。利用此模拟软件较为详细地分析了薄膜ＳＯＩＭＯＳＦＥＴ不同于厚膜ＳＯＩＭＯＳＦＥＴ的工作机理及特性，发现薄膜ＳＯＩＭＯＳＦＥＴ的所有特性几乎都得到了改善。将模拟结果与实验结果进行了对比，两者吻合得较好。     

深亚微米MOSFET模型研究进展

文中对在深亚微米ＭＯＳＦＥＴ的器件模型研究基础上，提出了研究ＭＯＳＦＥＴ模型值得注意的问题，并对如何建立深亚微米ＭＯＳＦＥＴ模型作出了有益的探讨。     

深亚微米薄膜全耗尽SOI MOSFET的强反型电流模型

本文在分析ＦＤＳＯＩＭＯＳＦＥＴ特殊物理结构的基础上提出了一个新的适用于深亚微米器件的强反型电流物理模型．模型包括了大部分的小尺寸器件效应如迁移率下降、沟道调制、载流子速度饱和、漏致电导增强（ＤＩＣＥ）和串联Ｓ／Ｄ电阻等．该模型最大的优越性在于线性区和饱和区电流可以用同一个简单的表达式描述，确保了电流及其高阶导数在饱和点连续．将模型模拟计算结果与实验结果进行了对比，当器件的沟道长度下降到深亚微米区域时，二者吻合得仍然很好     

薄膜深亚微米SOI MOSFET的瞬态数值模拟

采用数值模型成功地实现了薄膜深亚微米SOIMOSFET的瞬态数值模拟．为了提高模拟软件的计算效率和收敛速度，采用交替方向格式对载流子连续方程进行数值求解，得到了较为理想的模拟结果．通过大量的模拟计算，较为详细地分析了薄膜深亚微米全耗尽SOIMOSFET的瞬态工作机理，为今后小尺寸CMOS／SOIVLSI电路的设计提供了理论基础．     

深亚微米MOSFET衬底电流的模拟与分析

利用器件模拟手段对深亚微米ＭＯＳＦＥＴ的衬底电流进行了研究和分析，给出了有效的道长度，栅氧厚度，源漏结深，衬底掺杂浓度以及电源电压对深亚微米ＭＯＳＦＥＴ衬底电流的影响，发现电源电压对深亚微米ＭＯＳＦＥＴ的衬底电流有着强烈的影响，热载流子效应随电源电压的降低而迅速减小，当电源电压降低到一定程度时，热载流子效应不再成为影响深亚微米ＭＯＳ电路可靠性的主要问题。     

深亚微米SOI MOSFET低压热载流子效应研究

当器件尺寸进入深亚微米后，SOI MOS集成电路中的N沟和P沟器件的热载流子效应引起的器件退化已不能忽视。通过分别测量这两种器件的跨导、阈值电压等参数的退化与应力条件的关系，分析了这两种器件的退化规律，对这两种器件的热载流子退化机制提出了合理的解释。并模拟了在最坏应力条件下，最大线性区跨导Gmmax退化与漏偏压应力Vd的关系，说明不同沟长的器件在它们的最大漏偏压以下时，能使Gmmax的退化小于10％。     

深亚微米PD和FD SOI MOS器件热载流子损伤的研究

研究了深亚微米PD和FD SOI MOS器件遭受热截流子效应(HCE)后引起的器件参数退化的主要差异及其特点，提出了相应的物理机制，以解释这种特性。测量了在不同应力条件下最大线性区跨导退化和闽值电压漂移，研究了应力Vg对HCE退化的影响，并分别预测了这两种器件的寿命，提出了10年寿命的0．3μm沟长的PD和FD SOI MOS器件所能承受的最大漏偏压。     

部分耗尽型SOI CMOS模拟电路设计研究

介绍了部分耗尽型SOI MOS器件浮体状态下的Kink效应及对模拟电路的影响.阐述了4种常用体接触方式及其他消除部分耗尽型SOI MOS器件Kink效应的工艺方法,同时给出了部分耗尽型SOIMOSFET工作在浮体状态下时模拟电路的设计方法.     

全耗尽SOI MOSFET的阈电压的解析模型

本文在近似求解全耗尽ＳＯＩＭＯＳＦＥＴ所满足的二维泊松方程的基础上，建立了阈电压的解析模型。     

Analog/RF Performance of Multichannel SOI MOSFET

In this paper, for the first time, we present a detailed RF experimental and simulation study of a 3-D multichannel SOI MOSFET (MCFET). Being different from the conventional planar technology, the MCFET features a total of three self-aligned TiN/HfO₂ gate stacks fabricated on top of each other, allowing current to flow through the three undoped ultrathinned silicon bodies (UTBs). In other words, the operation of the MCFET is theoretically based on two UTB double-gate SOIs and a single-gate UTB fully depleted SOI (FDSOI) at the bottom. Using on-wafer S-parameters, the RF/analog figures-of-merit of an MCFET with a gate length of 50 nm are extracted and discussed. Thanks to the enormous transconductance (gm) and very low output conductance, the RF/analog performances of MCFET-voltage gain (A _VI) and early voltage (V _EA) are superior compared with that of the single-gate UTB-FDSOI. However, these advantages diminish in terms of transition frequency (fT), due to the large total input gate capacitances (C _GG). This inspires the introduction of spacer engineering in MCFET, aiming at improving both C _GG and fT. The sensitivity of the spacer length to the RF/analog performances is experimentally analyzed, and the performance optimization is validated using ac simulation. This paper concludes that optimized MCFETs are a serious contender to the mainstream MOSFETs including FinFETs for realizing future low-power analog applications.     

适用于数模混合集成的SOI MOSFET的失真分析

本文较为详细地分析了SOIMOSFET的失真行为 .利用幂级数方法对不同结构包括部分耗尽PD、全耗尽FD和体接触BC的SOI器件的谐波失真进行了对比性的实验研究 .同时 ,在实验分析的基础上提出了描述失真行为的连续的SOIMOSFET失真模型 .该模型通过引入平滑函数和主要的影响失真的物理机制 ,使得模拟计算结果能够与实验结果较好的吻合 .本文所得到的结果可用于低失真的数模混合电路的设计 ,并对低失真电路的优化提供指导方向 .     

SOI MOSFET的失真行为

采用幂级数方法对基于全耗尽(FD)SOI MOSFET和凹陷(RC)沟道SOI MOSFET的失真行为进行了研究,发现随着沟道长度的减小失真行为变坏,且RC SOI器件较FD器件具有更好的失真行为.同时,从实验数据可以看出,不理想的体接触会由于体分布电阻的增加而使失真行为变坏.该结果可以为低失真混合信号集成系统的设计提高指导方向.     

基于遗传算法的亚100nm SOI MOSFET模型参数提取

为了简化亚100nm SOI MOSFET BSIMSOI4的模型参数提取过程,实现全局优化,使用了遗传算法技术,并提出了保留多个最优的自适应遗传算法.该算法通过保留最优个体的多个拷贝,对适应度高和适应度低的个体分别进行诱导变异和动态变异,在进化起始阶段和终止阶段分别执行随机交叉和诱导交叉,既具有全局优化特性,又加速了局部搜索过程,提高了最终解的质量.不同种群数和进化代数条件下的参数提取实例表明,该算法提取精度高、速度快,全局优化稳定性好;适当增加种群数,有利于加速算法的全局收敛过程.     

SOI MOSFET的失真行为

采用幂级数方法对基于全耗尽(FD)SOI MOSFET和凹陷(RC)沟道SOI MOSFET的失真行为进行了研究，发现随着沟道长度的减小失真行为变坏，且RC SOI器件较FD器件具有更好的失真行为．同时，从实验数据可以看出，不理想的体接触会由于体分布电阻的增加而使失真行为变坏．该结果可以为低失真混合信号集成系统的设计提高指导方向．     

Pi-Gate SOI MOSFET

This paper describes computer simulations of various SOI MOSFETs with double and triple gate structures, as well as gate-all-around devices. The concept of a triple-gate device with sidewalls extending into the buried oxide (hereby called a “Π-gate” or “Pi-gate” MOSFET) is introduced, The proposed device is simple to manufacture and offers electrical characteristics similar to the much harder to fabricate gate-all-around MOSFET