基于FPGA的异构计算区块链系统设计

早期区块链系统主要运行在冯·诺依曼架构的通用处理器上,随着区块链技术的发展,其在各行各业得到广泛应用和大规模部署的情况下,在计算密集型和通信密集型场景中,需要同时兼顾高计算能效和高计算灵活性.本文在此基础上,利用本地计算机和云服务器这类通用处理器结合现场可编程门阵列(FPGA)组成异构计算区块链网络,从而经济有效地获得...     

基于FPGA的多功能雷达信号处理板硬件系统设计

为满足实时雷达信号处理需求,设计了一个多功能信号处理板。该处理板以一片高性能的现场可编程门阵列（FPGA）作为信号处理板的主要器件,使用存储器对高速海量数据进行外部存储,为了使计算机和FPGA进行更好的通信,进行了单片机的电路设计,使用模/数（A/D）和数/模（D/A）转换器进行模拟信号和数字信号的相互转变。     

基于FPGA和DDR的高效率矩阵转置方法

用可编程门阵列(FPGA)作为主处理芯片实现雷达信号处理时,大阶数矩阵转置经常由于双倍速率同步动态随机存储器(DDR)的跳行访问速率而成为系统处理速率的瓶颈。文中分析了DDR的读写机制,对DDR读写时间的组成进行了定量分析,提出了一种提高矩阵转置效率的分块式矩阵转置方法。该方法采用矩阵分块技术,使矩阵转置时DDR的读写速率得以均衡,从而提高DDR读写的平均效率。文中提供了矩阵转置效率的实验室实测数据,验证了该方法的有效性。该方法已在工程实践中得到了成功的应用。     

FFT算法的FPGA实现

在信号处理中,FFT占有很重要的位置,其运算时间影响整个系统的性能。传统的实现方法速度很慢,难以满足信号处理的实时性要求。针对这个问题,本文研究了基于FPGA芯片的FFT算法,把FFT算法对实时性的要求和FPGA芯片设计的灵活性结合起来,采用Alter公司的CycloneⅡ系列FPGA芯片EP2C35F672C8,用VHDL语言编程,最后分别使用Quartus Ⅱ和Matlab软件开发工具验证实现。     

基于SPU的雷达信号处理技术

研究了基于信号处理单元（SPU）平台的雷达信号处理技术,结合某雷达系统需求,采用高性能双数字信号处理器（DSP）和现场可编程门阵列（FPGA）的SPU硬件处理平台实现雷达信号处理,使用串行设计技术提高雷达信号处理的实时性、通用性、可靠性,同时减少信号处理的硬件设备量。实验结果验证了基于单块SPU雷达信号处理的可行性。     

基于FPGA的雷达测距设计

介绍了利用现场可编程门阵列(FPGA)技术来实现雷达测距的方式,论述了该系统的硬件结构组成和功能。针对测距处理的特点和要求,充分利用了FPGA的高速灵活的可编程资源,应用VHDL语言编程实现测距的硬件设计,既提高了处理速度和精度,又具有可编程的灵活性。经验证该设计能够完成测距处理,工作性能良好。     

DSP中FPGA实现的新思路

本文论述了FPGA在DSP应用上的优缺点,比较了FPGA芯片和DSP芯片之间的差别,介绍了解决隔阂的方案-XtremeDSP轮件包和平台级的Virtex Ⅱ芯片,最后,对Xtreme和Vitrex Ⅱ芯片的特点进行了详细说明。     

船用雷达复杂算法的FPGA实现

随着芯片技术的迅猛发展，越来越多的技术被应用到硬件数字处理领域。在硬件设计中也越来越多地使用了更为复杂的算法。但是，由于硬件设计本身的原因，用其实现复杂算法始终略感欠缺。目前在复杂算法的硬件实现上，主要有两种方式：一是以运算能力见长的、以指令方式运行的DSP处理器；二是以并行处理和可编程的FPGA为主的ASIC设计；两种方式各有所长。文中主要是针对在设计船用雷达信息处理系统中所涉及到的一些较为复杂算法，如跟踪算法、堆栈排序和数据存储等，谋求以FPGA方式的较优实现。通过实现设计中用到的复杂算法，提出硬件实现复杂算法的一些优化方法，以及可供利用的诸如Matlab的Simulink模块库中Xilinx组件等的工具软件。     

利用FPGA实现数字信号处理

本文以ＦＦＴ、ＦＩＲ滤波器、自适应信号处理和可再配置计算为例,讨论了现场可编程门陈阵（ＦＰＧＡ）器件的ＤＳＰ典型应用。在具体应用过程中会存在的一些实际问题,如有效字长影响、并行与串行结构的选择和ＦＰＧＡ内部结构对设计的影响等,本文也对此进行了分析。     

基于LDL算法的大规模矩阵求逆加速器设计及其FPGA实现

矩阵求逆是工程计算中的基本问题,在大规模MIMO系统、阵列信号处理以及图像信号处理等应用中,大规模矩阵求逆的处理速度对系统性能至关重要,但传统矩阵求逆方法运算复杂度高、并行性低且消耗大量存储空间,不利于硬件加速。针对大规模矩阵求逆硬件加速问题,文中研究了基于LDL分解的矩阵求逆算法,并提出了一种基于该算法的大规模矩阵求逆加速架构。利用LDL分解后三角矩阵对角线元素全为1的特点,对矩阵进行分块迭代设计,减少了求逆运算的计算量,提高了计算速度。文中基于Xilinx Virtex7 FPGA设计实现了该加速器,实验结果表明,在128阶矩阵下,吞吐量达105.2 Inv·s^-1,最高时钟频率达200 MHz。与现有矩阵求逆加速方案相比,该设计占用的硬件资源更少,且具有更高的性能。     

基于FPGA的图像中值滤波算法的优化及实现

针对FPGA可并行流水线工作的结构特点,对图像中值滤波算法进行了优化,并用VHDL语言在altera公司的现场可编程门阵列上进行了实现,并给出了部分关键程序。实验结果证明,该算法可满足实时性要求,滤波效果良好,适用于图像采集和预处理系统中。     

基于FPGA的雷达脉冲信号分选预处理研究

对传统的两种雷达信号分选识别算法进行理论介绍,并提出了一种基于现场可编程门阵列的脉冲信号分选方法,通过对脉冲描述字中相邻脉宽的分析处理,实现对雷达信号的简单分选,能够有效缓解后端系统的压力,提高雷达侦察接收机系统的性能。     

基于FPGA的卷积神经网络硬件加速器设计

针对卷积神经网络(CNN)计算量大、计算时间长的问题,该文提出一种基于现场可编程逻辑门阵列(FPGA)的卷积神经网络硬件加速器。首先通过深入分析卷积层的前向运算原理和探索卷积层运算的并行性,设计了一种输入通道并行、输出通道并行以及卷积窗口深度流水的硬件架构。然后在上述架构中设计了全并行乘法-加法树模块来加速卷积运算和高效的窗口缓存模块来实现卷积窗口的流水线操作。最后实验结果表明,该文提出的加速器能效比达到32.73 GOPS/W,比现有的解决方案高了34%,同时性能达到了317.86 GOPS。     

基于FPGA的CORDIC算法实现

针对传统CORDIC算法延时大,消耗资源多的缺点,在平行CORDIC算法的基础上提出了一种优化的平行算法,利用二进制转两极算法和微旋转角度编码对低部和高部的旋转方向进行预测,并在高部旋转中利用正反旋转抵消的策略来进一步减少旋转次数,提高运算速度。采用FPGA对提出的算法进行了硬件设计和验证,结果表明,计算迭代次数少,资源消耗少,精度较传统算法来说都有了明显改善。     

一种基于约化因子上三角矩阵求逆的FPGA实现方法

矩阵运算广泛应用于实时性要求的各类电路中,其中矩阵求逆运算最难以实现。基于现场可编程门阵列(FPGA)实现矩阵求逆能够充分发挥硬件的速度与并行性优势,加速求逆运算过程。基于改进的脉动阵列的计算架构,采用一种约化因子求逆的优化算法,将任意一个n×n阶上三角矩阵转换成对角线为1的上三角矩阵,使得除法运算与乘加运算分离开来,大大简化矩阵求逆运算过程。以一个4×4阶上三角矩阵求逆为例,在Xilinx ISE平台下,采用Virtex5 FPGA完成算法实现与功能验证,在14个周期内,使用了2个除法器,3个乘法器与4个加法器实现整个矩阵求逆运算。相比于经典的脉动阵列架构,仅占用近一半资源的同时,性能提升了26.43%;相比于集成更多处理单元(PE)的脉动阵列实现方式,在性能近乎不变的情况下,耗费的资源缩减到1/4,大幅度提升了资源利用率。     

分布式网络环境中基于Hadoop的矩阵乘法算法研究

互联网时代已经来临,面对大规模数据的处理,传统计算机技术已跟不上步伐,文章引入了开源云计算系统Hadoop(一种分布式计算平台),利用Mapreduce编程模式对互联网中经常涉及的大规模矩阵乘法的算法理论进行了相关研究,并对Hadoop相关技术领域的应用做了展望。     

基于FPGA的LFMCW雷达信号处理算法及实现

为提高线性调频连续波雷达的探测精度,提出一种Rife算法与Jacobsen算法的联合频率估计算法。该算法分别对三角波调制的线性调频连续波的差频信号的上下扫频的频谱进行峰值搜索,当其频率在量化频率点附近时用Jacobsen算法优化,其他情况使用Rife算法直接估计。通过理论及Matlab软件仿真分析算法的估计性能,结合现场可编程门阵列(FPGA) EP4CE30F23C8N设计了用于三角波调制的LFMCW雷达,通过SignalTapⅡ软件实时捕捉目标参数,得到速度及距离信息。该方法应用于调频连续波雷达可以取得较高探测精度,同时具有较高的实时性、稳定性。     

基于DSP+FPGA的红外视频实时处理系统

介绍了一种高速实时红外视频信号处理系统的原理、结构.系统采用FPGA DSP的结构,FPGA完成系统的时序控制和低层算法,而由DSP实现高层算法.给出了实验结果,验证了本系统能够满足实时红外视频成像系统的要求.