一种基于延时和带宽约束的纳米级互连线优化模型

基于RLC互连线延时模型,通过缓冲器插入和改变互连线宽及线间距,提出了一种基于延时和带宽约束的互连功耗-缓冲器面积的乘积优化模型.基于90 nm,65 nm和45 nm CMOS工艺验证了互连线优化模型,在牺牲1/3和1/2的带宽的前提下,平均能够节省46%和61%的互连功耗,以及65%和83%的缓冲器面积,能应用于纳米级SOC的计算机辅助设计. 关键词： 纳米互连功耗 缓冲器面积 延时 带宽     

考虑互连温度分布的缓冲器插入延时优化方法

针对VLSI设计中存在的互连电感效应、热电耦合以及互连温度分布的问题,提出一种缓冲器插入延时优化方法.首先根据互连温度分布的特点得出其电阻模型和延时模型,通过延时、功耗和温度之间的热电耦合效应求得考虑互连温度分布的缓冲器插入最优化延时,利用Matlab软件求得最佳优化结果.采用该方法针对45 nm工艺节点的缓冲器插入进行分析和验证,证实了方法的有效性.研究表明,忽略互连电感效应会高估芯片的优化延时,忽略互连温度分布会低估芯片的优化延时,在全局互连尺寸较小(线宽为245 nm)时,忽略互连温度分布会低估互连延时8.71%.     

考虑非均匀温度分布效应的缓冲器插入最优尺寸研究

基于非均匀温度分布效应对互连延时的影响, 提出了一种求解互连非均匀温度分布情况下的缓冲器最优尺寸的模型. 给出了非均匀温度分布情况下的RC互连延时解析表达式, 通过引入温度效应消除因子, 得出了最优插入缓冲器尺寸以使互连总延时最优. 针对90 nm和65 nm工艺节点, 对所提模型进行了仿真验证, 结果显示, 相较于以往同类模型, 本文所提模型由于考虑了互连非均匀温度分布效应, 更加准确有效, 且在保证互连延时最优的情况下有效地提高了芯片面积的利用.     

一种非均匀线型的互连线能量分布模型

基于互连线信号传输微分方程,推导非均匀互连线的电压和电流分布表达式,根据实际情况,考虑非理性激励提出包括前端驱动和后端负载的二端口非均匀互连电路各部分能量分布表达式.基于65 nm CMOS工艺参数,对方法进行计算仿真验证,计算结果与Hspice仿真结果比较误差小于5%,具有很高的精度.该方法适用于高性能全局互连的前端优化设计分析.     

超大规模集成电路的一些材料物理问题(Ⅰ) --Cu互连和金属化

21世纪初,超大规模集成电路(ULSI)的特征尺寸将由150hm逐代缩至50nm.文章以100nmULSI器件为主,简要介绍与互连相关的一些材料物理问题,其中包括Cu互连、金属化及低介电常数介质.     

考虑自热效应的互连线功耗优化模型

基于互连线的分布式功耗模型,考虑自热效应的同时采用非均匀互连线结构,提出了一种基于延时、带宽、面积、最小线宽和最小线间距约束的互连动态功耗优化模型.分别在90和65 nm互补金属氧化物半导体工艺节点下验证了功耗优化模型的有效性,在工艺约束下同时不牺牲延时、带宽和面积所提模型能够降低高达35％互连线功耗.该模型适用于片上网络构架中大型互连路由结构和时钟网络优化设计.     

考虑通孔效应和边缘传热效应的纳米级互连线温度分布模型

提出了同时考虑通孔效应和边缘传热效应的互连线温度分布模型,获得了适用于单层互连线和多层互连线温度分布的解析模型,并基于65 nm互补金属氧化物半导体（CMOS）工艺参数计算了不同长度单层互连线和多层互连线的温度分布.对于单层互连线,考虑通孔效应后中低层互连线的温升非常低,而全局互连线几乎不受通孔效应的影响,温升仍然很高.对于多层互连线,最上层互连线的温升最高,温升和互连介质层厚度近似成正比,而且互连介质材料热导率越低,温升越高.所提出的互连线温度分布模型,能应用于纳米级CMOS计算机辅助设计. 关键词： 通孔效应 边缘传热效应 纳米级互连线 温度分布模型     

考虑温度分布效应的非对称RLC树时钟偏差研究

提出了一种RLC互连树零时钟偏差构建方法.给出了RLC互连温度非均匀分布及其延时的解析公式,并推导计算了最优的零时钟偏差点,所提模型同时考虑了互连温度非均匀分布、电感效应及不对称互连结构对零时钟偏差点的影响.针对65 nm工艺节点对所提模型进行了仿真验证,结果显示,相较于同类模型,最大误差不超过1%. 关键词： RLC')" href="#">RLC 温度分布 不对称互连结构 零时钟偏差点     

紧凑低损耗粗波分解复用芯片

数据中心光互连正朝着高速方向发展。针对数据中心光互连过程,采用折射率差为1.5%的石英基二氧化硅光波导,设计并制备了光电集成的小型化、低损耗、小输出模场的四通道粗波分解复用芯片,该芯片满足高速数据中心200 Gbit·s~(-1)/400 Gbit·s~(-1)的传输速率要求,最小插入损耗小于1.07 dB,1 dB带宽大于13.7 nm, 3 dB带宽大于16.1 nm,偏振相关损耗小于0.08 dB,相邻串扰大于24 dB,非相邻串扰大于30 dB。所设计的芯片完全满足高速数据中心光互连的波分复用芯片商用要求。     

多模脊形光波导的制备及其耦合对准和损耗测量系统

垂直腔面发射激光器,目前在光互连中有着越来越广泛的应用.是一种波长为850 nm的多模激光器,其光输出截面达50μm*50 μm,为了更好的匹配该器件,需要研制大截面多模脊形波导,并且为了满足芯片间光互连的需求,对互连波导长度具有较高的要求.通过改进制备工艺,研制了直线长度为21 cn的多模聚硅氧烷脊形波导,并成功完成...     

基于RLCπ型等效模型的互连网络精确焦耳热功耗计算

基于互连网络的RLC π型等效模型,考虑电感的屏蔽作用和非理想的阶跃激励,提出了互连线网络在斜阶跃激励下的焦耳热功耗计算方法,极大地简化了互连网络中电流和功耗的表达式. 基于90 nm金属氧化物半导体(CMOS)工艺的互连参数对所提出的计算方法进行了计算和仿真验证,对于上升信号小于1 ns的情况,计算结果与Hspice仿真结果的误差小于3%,具有很高的精度,适合应用于大规模互连网络中的功耗估算和热分析.     

一种考虑硅通孔电阻-电容效应的三维互连线模型

硅通孔(TSV)是三维集成电路的一种主流技术.基于TSV寄生参数提取模型,对不同物理尺寸的TSV电阻-电容(RC)参数进行提取,采用Q3D仿真结果验证了模型精度.分析TSVRC效应对片上系统的性能及功耗影响,推导了插入缓冲器的三维互连线延时与功耗的解析模型.在45nm互补金属氧化物半导体工艺下,对不同规模的互连电路进行了比较分析.模拟结果显示,TSVRC效应导致互连延时平均增加10%,互连功耗密度平均提高21%;电路规模越小,TSV影响愈加显著.在三维片上系统前端设计中,包含TSV寄生参数的互连模型将有助于设计者更加精确地预测片上互连性能.     

基于双电源电压和双阈值电压的全局互连性能优化

基于双电源电压和双阈值电压技术,提出了一种优化全局互连性能的新方法.文中首先定义了一个包含互连延时、带宽和功耗等因素的品质因子用以描述全局互连特性,然后在给定延时牺牲的前提下,通过最大化品质因子求得优化的双电压数值用以节省功耗.仿真结果显示,在65 nm工艺下,针对5%,10%和20%的允许牺牲延时,所提方法相较于单电压方法可分别获得27.8%,40.3%和56.9%的功耗节省.同时发现,随着工艺进步,功耗节省更加明显.该方法可用于高性能全局互连的优化和设计. 关键词： 全局互连 双电源电压 双阈值电压 功耗     

未来计算系统中的光互连

论述了光互连网络对巨型计算机和智能计算机发展的重要作用，指出了光互连网络是解决目前电子计算机中通信“瓶颈”的关键，讨论了采用光互连的物理依据，强调了光互连网络的高效，快速和大容量特性。最后分析了我们正在研究的光学交叉开关互连网络的几个关键参数和初步实验结果。     

通孔尺寸对铜互连应力迁移失效的影响

在200℃温度下进行了700h双层铜互连(M1/M2)的应力迁移加速老化试验, 结合有限元分析和聚焦离子束(focused-ion-beam,简称FIB)技术研究了通孔直径分别为500和350nm的铜互连应力诱生空洞失效现象, 探讨了应力诱生空洞的形成机理, 并分析了通孔尺寸对铜互连应力迁移的影响. 结果表明,M1互连应力和应力梯度在通孔底部边缘处达到极大值. 应力梯度在应力诱生空洞成核过程中起主导作用, 由张应力产生的过剩空位在应力梯度作用下沿Cu M1/SiN界面作扩散运动并在应力梯度极大值处成核生长成空洞. 由于M1互连应力沿横向方向变化较快, 因此应力诱生空洞的横向生长速率较大. 当通孔直径增大时,互连应力和应力梯度值增大, 并导致应力诱生空洞的生长速率上升. 关键词： 铜互连 应力迁移 应力诱生空洞 失效     

Al互连线和Cu互连线的显微结构

利用电子背散射衍射(EBSD)技术，测量了由反应离子刻蚀工艺(RIE)制备的Al互连线和大马士革工艺(Damascene)制备的Cu互连线的显微结构，包括晶粒尺寸、晶体学取向和晶界特征.分析了Cu互连线线宽，及Al和Cu互连线退火工艺对互连线显微结构及电徙动失效的影响.     

64×64全交叉互连函数的光学实现

光互连全交叉网络在巨型计算机和光子交换网络系统等领域具有十分重要的潜在应用。本文在自行设计研制成功棱镜光栅和６５×６５大列阵Ｄａｍｍａｎｎ光栅的基础上，运用自由空间光学互连技术实现了６４×６４全交叉网络的互连函数。采用互连矩阵对输出图样进行了计算，结果与实验吻合。     

基于正交化算法的三值互连神经网络模型

提出了以信息损失最少为原则的三值(±1)互连权重编码方法，这种编码方法比以前的三值权重编码方法显著地提高了神经网络的性能。由于互连权重只有三值，恰恰弥补了光互连精度不高的缺点，易于光学实现。     

用于数据中心发射端的同侧阵列波导光栅复用器

针对数据中心互连用波分复用芯片需求,采用折射率差为1.5％的硅基二氧化硅光波导,设计并制备了应用于数据中心发射端的同侧、小型化、低损耗4通道粗波分复用芯片,尺寸为6.6 mm×2.2 mm,最小插入损耗小于2.33 dB,1 dB带宽大于11.35 nm,偏振相关损耗小于0.14 dB,波长精准度偏差小于0.38 nm...     

铝互连线的电迁移问题及超深亚微米技术下的挑战

铝互连线的电迁移问题历来是微电子产业的研究热点，其面临的电迁移可靠性挑战也是芯片制造业最持久和最重要的挑战之一.从20世纪90年代开始，超深亚微米(特征尺寸≤0.18 μm)铝互连技术面临了更加复杂的电迁移可靠性问题.从电迁移理论出发，分析概括了铝互连电迁移问题的研究方法，总结了上世纪至今关于铝互连电迁移问题的主要经验；最后结合已知的结论和目前芯片制造业现状，分析了当前超深亚微米铝互连线电迁移可靠性挑战的原因和表现形式，提出了解决这些问题的总方向. 关键词： 电迁移 铝互连 微结构