基于FPGA的多速率信号发送器的设计

针对传统多速率信号发送器信号的非线性失真大、可调性差等问题,文中提出了一种基于FPGA与DAC5682的新型的设计方案。方案中着重介绍了DAC5682数模转换模块的实现方式以及多速率信号处理算法的实现。DAC模块可以同时实现4通道的数模转换,采样率可以达到1Gsps。同时,为了验证FPGA算法设计的可靠性,文中首先通过MATLAB平台对算法进行了仿真建模分析;然后通过硬件描述语言将算法移植到FPGA电路上,在modelsim中实现了综合后仿真;最后给出了仿真波形。通过仿真验证,发送器具有良好的滤波效果,并可根据实际需求灵活的对基带频率以及变换后的混频模块进行相应的变换和升级。通过FPGA+DAC的设计,简化了系统结构,还能较为高效的实现系统中的各项技术指标。该系统可以广泛应用与移动通信系统中。     

核磁共振波谱仪接收机的设计与实现

介绍了液体高分辨率核磁共振波谱仪接收机的设计. 接收机以PCI-104为控制器实现网络通信与采样流程控制,通过FPGA（Field Programmable Gate Array, 现场可编程门阵列）实现数字中频接电路的控制和数据处理,简化了硬件结构;通过在接收机中引入脉冲序列生成器,产生接收机所需的采样控制信号,降低接收机与系统其他模块的耦合度. 最后组成500 MHz核磁共振波谱仪实现核磁共振信号的检测.     

基于FPGA的实时图像采集与分析系统设计

当今社会视频技术运用的越来越广泛。针对实时图像采集与分析系统对实时性要求高的特点,研究并设计了一套基于FPGA的图像实时采集与分析系统,利用在FPGA芯片上设计软硬件,速度快、稳定可靠,研发周期短等特点。整个系统以FPGA芯片为核心,辅以图像采集模块、图像分析算法、图像存储和图像分析模块。实验表明, 该系统较好地符合了系统对实时性的要求。     

基于高分辨率相机的目标跟踪系统的设计与实现

利用高帧频和高分辨率的数字相机作为系统的输入,采用DSP和FPGA以及大容量缓存的硬件架构,通过FPGA的逻辑编程灵活调配系统的资源,将图像采集、图像预处理、图像跟踪、图像显示等功能合理分配至各个硬件单元,提高了图像跟踪系统对小目标的跟踪精度.经实验验证,各个功能单元达到预期效果.基于Carema Link接口的图像跟...     

基于FPGA与ARM的多路时序控制系统设计与实现

介绍了基于FPGA与ARM7的多通道、多时间范围的同步时序控制系统,采用FPGA实现20路高精度的信号延时输出控制,通过ARM7的数据总线接口实现了ARM与FPGA的数据交互;重点介绍了系统的硬件电路设计、ARM与FPGA总线的设计和FPGA内部程序模块的设计;各通道的输出信号类型与延时时间等参数均可以通过人机接口现场配置,也可以通过上位机软件来配置;该设计可以保证各通道信号通过外触发信号为基准来进行延时输出,系统的延时时间精度小于2μs;ARM7处理器芯片采用PHILIPS公司的LPC2214,FPGA采用Altera公司Cyclone系列的EP1C12Q240;采用硬件描述语言Verilog HDL来设计延时模块,延时精度达到1μs;该系统在靶场测试中验证了其正确性和有效性。     

基于SCA ASIC的高精度时间测量原型电子学设计

基于高速波形数字化实现高精度时间测量是核与粒子物理实验读出电子学中的研究热点。本工作针对高精度时间测量的需求基于实验室自主研发的开关电容阵列(Switched Capacitor Array, SCA)专用集成电路(Application Specific Integrated Circuit,ASIC)开展16通道集成的时间测量电子学原型的设计,输入信号经过SCA采样和量化后传输至现场可编程逻辑阵列(Field Programmable Gate Array, FPGA),在FPGA中进行误差修正、时间内插和数字甄别提取出时间信息。目前已在实验室环境下完成此电子学的时间精度测试,测试结果表明,此电子学可以实现好于10 ps RMS(Root Mean Square)的时间精度。     

基于小波变换的汽车电子漏电信号检测系统设计

汽车电子漏电信号具有较强的微弱性和瞬时性。当前的漏电信号检测方法无法避免这种微弱性和瞬时性的特点,导致漏电信号检测准确性较低。设计并实现了一种新的汽车电子漏电信号检测系统。该检测系统由硬件部分和软件部分构成。在硬件设计方面重点介绍了基于PCI1712数据采集卡的漏电信号采集模块和滤波电路;软件部分由LADVIEM和MATLAB仿真软件共同编程完成,重点阐述了小波变换滤波器的设计方法,并给出部分漏电信号采集程序。实验结果表明,该系统能够有效提高汽车电子漏电信号检测的准确性和检测效率。     

雷达目标干扰调制信号的FPGA实现

用VHDL语言在Quartus Ⅱ环境下对雷达干扰调制信号的产生进行设计;将FPGA实现的功能分为数字噪声模块、调制波形模块和角度包络模块,详细给出设计过程;经过仿真和硬件测试,实现了雷达目标干扰调制信号的输出;研究表明该系统方便控制,容易修改,并且能移植到其它目标模拟器,对干扰调制信号的设计有一定的借鉴意义。     

HIAF-BRing电源样机模块故障联锁保护系统设计与实现

强流重离子加速器装置（HIAF）的增强器（BRing）二极铁电源样机采用多模块串并联的全储能快循环脉冲电源实现方案,电源功率达到MW级。由于电源规模庞大和功率巨大,为了在运行中迅速保护电源设备,设计并实现了一套双冗余的基于可编程逻辑控制器（PLC）、模块故障联锁板和现场可编程门阵列（FPGA）的模块故障联锁保护系统,利用硬件和软件同时对电源功率单元模块实施故障检测、故障传递和故障保护。设计完成后分别从电源联锁环路的响应时间、核心控制板故障引发电源环路联锁的总时间和设备故障响应等三个方面进行测试,测试结果表明,在电源发生故障时,模块故障联锁保护系统满足电源样机对实时性和可靠性的要求,达到设计目标。     

基于PXI总线高速图像采集显示系统设计

为解决高速Camera Link数据视频图像信号的采集与显示问题,提出了以PXI系统为平台,利用FPGA强大的并行处理能力及内部丰富的块RAM资源,模块化设计PXI接口模块,Camera Link数据接收模块,SDRAM缓存模块及VGA显示控制模块,同时利用FPGA构造出相应的VGA时序信号,控制视频转换芯片ADV7123实现两路图像数据的图形显示的系统设计。试验结果表明,该系统可实现输入100MB/s图像数据的实时显示,达到了预期的效果,具有一定的实用性和推广价值。     

Synchronization in coupled Ikeda delay systems

In this work, we demonstrate the use of a Field Programmable Gate Array (FPGA) as a physical platform for realizing chaotic delay differential equations (DDE). Moreover, using our platform, we also experimentally study the synchronization between two time delayed systems. We illustrate two different experimental approaches – one is hardware co-simulation (using a Digilent Atlys with a Xilinx Spartan-6 FPGA) and the other is analog output (using a Terasic DE2-115 with an Altera Cyclone IV E FPGA).     

基于FPGA的图像畸变矫正算法研究

在机器视觉中需要对采集到的带有畸变的图像进行矫正。为了提高对畸变图像校正的实时性,针对使用FPGA实现图像畸变矫正算法时,存在的在线计算逆向映射坐标复杂和片上ROM容量不够问题,压缩了逆向映射表,并在FPGA上利用插值方法在线重建了逆向映射表。通过查找重建的逆向映射表来获取逆向映射坐标,从而降低了FPGA的在线计算量和片上ROM的容量需求。MATLAB仿真结果显示,当压缩参数n分别取4、8、16时都能够对畸变图像进行较好的矫正,并且图像信息不会丢失。仿真结果验证了算法的有效性,该算法可用于基于FPGA的图像畸变矫正。     

基于FPGA与Matlab的数字正交解调器的设计

为有效提取测控系统输入信号的幅度和相位信息,设计了基于FPGA与Matlab的信号数参考文献6文献类型、文献出处、年份字正交解调器。在Matlab/Simulink环境中产生一路调幅信号,并在此环境下利用5个直接I型的4阶FIR滤波器节搭建了20阶FIR滤波器;利用FPGA查表法实现数控振荡器(NCO),并控制1路调幅信号与正交的正、余弦信号分别进行数字混频处理;对经FPGA数字混频处理后的两路倍频分量和基频分量信号进行滤波处理,经处理后的信号在FPGA的控制下进行相加处理。最后在硬件平台上进行了仿真测试实验,验证了该方案的正确性和可行性。     

基于TLP建模的系统级静电放电效应仿真

系统级静电放电(ESD)效应仿真可以在电子系统进行测试之前进行有效的静电放电效应防护,缩短研发周期。根据传输线脉冲测试(TLP)结果,对瞬态电压抑制(TVS)二极管和芯片引脚进行spice行为建模,结合ESD脉冲源的等效电路模型,PCB板的S参数模型,采用场路协同技术完成了系统级静电放电效应的仿真。针对一个典型的电子系统,在IEC 61000-4-2 ESD应力作用下,完成了一款开关芯片防护电路的仿真,并对电路进行了加工、放电测试,仿真与测试芯片引脚的电压波形吻合良好,验证了该仿真方法的有效性。     

基于FPGA的一种长线阵CCD驱动时序电路设计

驱动时序电路的设计是CCD应用的关键技术,在分析ATMEL公司的TH7834C型长线阵CCD器件驱动时序关系的基础上,设计了TH7834C的驱动时序电路。选用现场可编程门阵列(FPGA)作为硬件设计平台,使用VHDL语言对驱动时序电路进行了硬件描述,采用EDA软件对所设计的驱动时序进行了功能仿真,针对ALTERA公司的现场可编程门阵列EPF10K30RC240-3进行了适配。工程实践结果表明,所设计的驱动时序电路不仅可以满足TH7834C型CCD的驱动要求,而且该驱动电路结构简单、功耗小、成本低、抗干扰能力强,具有较高的实用价值,适用于其它型号的CCD。     

基于全可编程SoC和LabVIEW的磁共振接收系统设计

本文提出了基于全可编程片上系统（System-on-a-Chip,SoC）和实验室虚拟仪器工程平台（Laboratory Virtual Instrument Engineering Workbench,LabVIEW）的磁共振信号接收系统设计.使用集成了ARM（Advanced RISC Machines）和现场可编程门阵列（Field Programmable Gate Array,FPGA）的全可编程SoC作为接收机的主芯片,利用Xilinx提供的数字信号处理（Digital Signal Processing,DSP）开发工具System Generator设计了数字下变频（Digital Down Converter,DDC）算法,并实现了接收机硬件电路.使用可视化编程平台LabVIEW设计了磁共振上位机软件,完成了磁共振信号的显示、存储和与接收机通信的工作,提高了软件开发效率.实验结果表明,本文设计的接收机能正确接收磁共振回波信号,且具有较高的信噪比.     

Computer simulation of Fraunhofer diffraction based on MATLAB

In this paper, we describe a novel computer simulation technique of generating Fraunhofer diffraction images from different patterns. The simulation can be performed in almost any PC using the software MATLAB. The patterns of five types of elements, including one slit, one rectangular aperture, two rectangular apertures, the grating and one circular aperture are discussed and simulated. Diffractions images can be generated for any wavelength of light and for any program are presented. Finally, the Fraunhofer diffraction optical intensity distribution is analyzed. Simulation results can improve the physics experimental teaching of Fraunhofer diffraction. The programs based on MATLAB have been used as the platform to real-time calculation and simulation and solve the optical problem.     

基于BEPCⅡ数据的数字束流位置测量器算法离线分析

介绍了数字BPM算法的原理和架构,并基于高能物理研究所自制的数字BPM硬件平台获取了BEPC Ⅱ束流流强为600 mA条件下的ADC采样数据。然后在MATLAB环境中设计了NCO模块、CIC滤波器、FIR滤波器以及BEPC Ⅱ束流逐圈位置数据计算模块,并给出了各模块的具体设计参数。最后通过实际ADC数据对各算法模块进行检验,给出了各模块处理后的频域分析结果,并得到了实际束流下水平方向和垂直方向上的逐圈位置分辨率分别为4.55 μm和4.28 μm,为FPGA在线算法的实现与优化提供了可靠的理论依据。     

Infinitely many coexisting attractors of a dual memristive Shinriki oscillator and its FPGA digital implementation

In this paper, a novel chaotic oscillator is proposed, which is derived from the classical Shinriki oscillator by substituting the series-parallel diode loop with a flux-controlled memristor and connecting an active charge-controlled memristor in series with an inductor. The mathematical model of the circuit is established, and the stability distribution maps of three non-zero eigenvalues in the equilibrium plane are obtained. The basic dynamical behaviors depending on the variation of the circuit parameters and memristor initial conditions are investigated by standard nonlinear analysis tools, such as bifurcation diagrams, Lyapunov exponents and phase portraits. Particularly, some striking phenomena, including the routes to double-scroll chaotic attractors, coexisting periodic-chaotic bubbles and asymmetric coexisting behaviors are observed. Furthermore, extreme multistability of the new oscillator is revealed by attraction basins under the initial condition of different dynamic elements. Finally, the Shinriki oscillator with two memristors is realized through Field-Programmable Gate Array (i.e., FPGA) to verify the effectiveness of the numerical simulations.     

中子数字成像FPGA抗辐照技术研究

中子数字成像试验中,现场可编程门阵列（FPGA）是重要的成像逻辑控制器件。然而,中子辐照易引起FPGA的单粒子效应,对中子成像引入本底噪声,因此必须采取措施,减少中子辐照对FPGA成像的影响。结合图像周期性的特点,采用三判二的技术方法替代三模冗余,裁决成像关键信号;采用硬件实现的中值滤波算法,平滑由于RAM区单粒子翻转等原因呈现在图像上的噪点。仿真结果表明,本文采用的两种技术方法不但降低资金成本,提高FPGA资源冗余度,而且在取得良好的抗辐照滤波效果的同时,保留图像细节。时序仿真和硬件平台验证了设计的正确性。